基于FPGA先进加密算法(AES)的并行实现

讨论了AES算法的并行特性，提出在明分组和密钥分组都是128位的情况下，采用内部流水结构和并行密钥处理策略，在现场可编程门阵列上的一种并行的快速ASIC实现方案，并对整个系统的关键性能指标进行了讨论。