利用冗余态参与状态分配设计时序逻辑电路 |
| |
引用本文: | 王淑芝,梁海峰.利用冗余态参与状态分配设计时序逻辑电路[J].大连交通大学学报,2002,23(1):48-50,58. |
| |
作者姓名: | 王淑芝 梁海峰 |
| |
作者单位: | 大连铁道学院电气信息分院,辽宁,大连,116028 |
| |
摘 要: | 在时序逻辑电路的设计中,利用电路所存在的冗余态来参与状态分配,更符合"A-H规则",从而获得较简单的电路结构,并且消除了无效状态和所谓的自校正问题.是值得推广应用的一种新的状态分配技术.
|
关 键 词: | 冗余态 状态分配 A-H规则 自校正 |
文章编号: | 1000-1670(2002)01-0048-04 |
修稿时间: | 2001年11月20 |
Design of Sequential Logic Circuit by Redudent State Assignment |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 万方数据 等数据库收录! |
|