| RS编码器的FPGA设计和实现 |
| |
| 引用本文： | 王胜军,张思东.RS编码器的FPGA设计和实现[J].铁道通信信号,2007,43(8):62-64. |
| |
| 作者姓名： | 王胜军 张思东 |
| |
| 作者单位： | 北京交通大学电子信息工程学院,100044,北京 |
| |
| 摘 要： | RS码是一种线性分组循环码，具有极强的随机错误和突发错误纠正能力。基于有限域乘法算法，设计了一种RS（128，124）编码器，同时给出了编码器的仿真结果，并进行了FPGA硬件仿真验证。
|
| 关 键 词： | RS编码器 有限域 现场可编程门阵列 |
| 修稿时间： | 2007-04-11 |
Design and Realization on FPGA of RS Coder |
| |
| Wang Shengjun,Zhang Sidong.Design and Realization on FPGA of RS Coder[J].Railway Signalling & Communication,2007,43(8):62-64. |
| |
| Authors: | Wang Shengjun Zhang Sidong |
| |
| Abstract: | |
| |
| Keywords: | RS coder Limit area FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
