|
|||||
|
|
| AES算法的FPGA实现 | |
| 引用本文： | 陆浪如,匡友华,杨强浩,高山. AES算法的FPGA实现[J]. 交通与计算机, 2001, 19(5): 14-17 |
| 作者姓名： | 陆浪如 匡友华 杨强浩 高山 |
| 作者单位： | 1. 解放军信息工程大学, 2. 解放军洛阳外国语学院, |
| 摘 要： | 讨论了高级加密标准AES的硬件高速实现，采用Xilinx公司SPARTANII结构的FPGA实现并进行加速。给出了两种AES并行加速方法，并提供了相应的AES速率的测试数据。 |
| 关 键 词： | AES FPGA 并行加速 流水线 高级加密标准 实现方法 算法 |
| 修稿时间： | 2001-06-11 |
How to Implement AES by Using FPGA |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |