| 死区时间对变流器频谱的影响及其CPLD实现 |
| |
| 引用本文： | 曹怀志,蹇芳.死区时间对变流器频谱的影响及其CPLD实现[J].电力机车与城轨车辆,2003,26(4):50-52. |
| |
| 作者姓名： | 曹怀志 蹇芳 |
| |
| 作者单位： | 株洲电力机车研究所,湖南,株洲,412001 |
| |
| 摘 要： | 分析死区时间的长短对变流器输出电压频谱的影响,重点介绍了一种采用CPLD(复杂可编程逻辑器件)电路实现变流器脉冲分配功能的实例,阐述了其特点和功能,并以实测结果对仿真分析进行了验证。
|
| 关 键 词： | 变流器 脉冲分配 频谱分析 复杂可编程逻辑器件 仿真 |
| 文章编号： | 1672-1187(2003)04-0050-03 |
| 修稿时间： | 2003年5月5日 |
Influence of dead-zone time on converter voltage spectrum and its realization via CPLD |
| |
| Abstract: | This paper analyzes the influence of the dead-zone time on the output voltage spectrum of the con-verter.An example is given to show the realization of pulse distribution via CPLD(complicated programmable logic de-vice)cir cuit.Characteristics and functions are elab orated.Simulation analysis verifies the measured results. |
| |
| Keywords: | converter pulse distribution spectrum analysis CPLD simulation |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
