| 循环冗余校验编译码的并行处理研究及其FPGA实现 |
| |
| 引用本文： | 黄海波,刘磊,鲍黎波.循环冗余校验编译码的并行处理研究及其FPGA实现[J].湖北汽车工业学院学报,2003,17(4):27-30. |
| |
| 作者姓名： | 黄海波 刘磊 鲍黎波 |
| |
| 作者单位： | 1. 武汉大学,电子信息学院,湖北,武汉,430079;湖北汽车工业学院,电气工程系,湖北,十堰,442002
2. 武汉大学,电子信息学院,湖北,武汉,430079 |
| |
| 摘 要： | 针对高速通信信道的误码检测，在传统串行CRC的产生和校验的基础上，推导和建立了并行8位CRC的逻辑关系，并在FPGA上编程实现。同时这种并行处理方法也适合于其它位宽的CRC电路，为高速数据的可靠传输提供了可靠保障。
|
| 关 键 词： | CRC 生成多项式 编译码 FPGA |
| 文章编号： | 1008-5483(2003)04-0027-04 |
| 修稿时间： | 2003年9月2日 |
The Parallel Processing Study and FPGA Realization for CODEC of Cyclic Redundancy Check |
| |
| Abstract: | |
| |
| Keywords: | CRC FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
