|
|||||
|
|
| 同步时序逻辑电路设计的一种新方法 | |
| 引用本文： | 陈建军,杨莉.同步时序逻辑电路设计的一种新方法[J].交通与计算机,2002,20(6):59-61. |
| 作者姓名： | 陈建军 杨莉 |
| 作者单位： | 1. 武汉理工大学,武汉,430063 2. 湖北教育学院,武汉,430061 |
| 摘 要： | 提出了一种同步时序逻辑电路设计的新方法一次态方程联立法。该方法从状态表中获得次态方程，然后将所获得的次态方程与所用触发器的标准次态方程联立比较而直接得到触发器的激励函数。具体设计实例表明该方法简捷、高效，对所有的同步时序逻辑电路设计均适用。 |
| 关 键 词： | 设计 同步时序逻辑电路 状态表 次态方程 激励函数 数字逻辑电路 |
| 修稿时间： | 2002年7月1日 |
A New Method to Design Synchronous Sequential Logic Circuit |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |