用Vivado HLS实现粒子滤波算法的硬件加速

针对传统现场可编程门阵列(field-programmable gate array,FPGA)开发流程中,以硬件实现粒子滤波算法(particle filter,PF)的开发周期长、过程繁琐和灵活性差等缺陷,提出了一种基于Vivado高层次综合(high level synthesis,HLS)工具的PF算法硬件实现新方法,直接高效地将C语言描述的PF算法综合为RTL硬件模块.文中以二维纯方位跟踪(2 dimensional bearing-only tracking,2-D BOT)为应用背景,以高斯粒子滤波(Gaussian particle filter,GPF)为目标算法,根据其数据结构,给出相应的并行流水线策略,综合出具有高并行度的FPGA运算模块.C/RTL协同仿真表明:该运算模块能较好实现对动目标的跟踪,并且能达到相当于简化粒子滤波器1.5倍的运算速度;同时该实现方法对其他复杂软件算法的硬件化加速具有指导意义.