| 一种基于FPGA的并行Viterbi译码器实现方案 |
| |
| 引用本文： | 林豫彬,杨曦.一种基于FPGA的并行Viterbi译码器实现方案[J].舰船电子工程,2009,29(9):32-33. |
| |
| 作者姓名： | 林豫彬 杨曦 |
| |
| 作者单位： | 海军大连舰艇学院信息与通信工程系,大连,116018 |
| |
| 摘 要： | Viterbi算法是用于卷积码译码的一种最大似然译码算法，广泛应用于各种数据传输系统。文章提出了一种基于FPGA的并行Viterbi译码实现方法，能在有限的资源条件下获得较高的译码速度，适于在实时要求较高的场合应用。
|
| 关 键 词： | 卷积码 最大似然算法 Viterbi算法 FPGA(现场可编程门阵列) |
A Parellel Method of Viterbi Decoding Based on FPGA |
| |
| Lin Yubin,Yang Xi.A Parellel Method of Viterbi Decoding Based on FPGA[J].Ship Electronic Engineering,2009,29(9):32-33. |
| |
| Authors: | Lin Yubin Yang Xi |
| |
| Institution: | Lin Yubin Yang Xi (Dept. of Information and Communication Engineering, Dalian Navy Academy, Dalian 116018) |
| |
| Abstract: | Viterbi algorithm is a maximum likehood algorithm for convolutional codes, which is applied to data-transimission system abroad. Paper advanced a parellel method of Viterbi decoding based on FPGA, that achieves high speed with limited resource, being fit for real time situation. |
| |
| Keywords: | convolutional code maximum-likehood algorithm Viterbi algorithm File Programmable Gate Arry |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
