分支图在时序逻辑电路设计中的应用

首先以序列检测器为例，分析了时序逻辑电路的设计过程，指出求最简状态图是其主要困难之一，并讨论了如何定义最简状态和利用分支图求出状态图的方法，其次，讨论了使用计算机辅助设计的可能性，指出采用分支图法可以使计算机求状态图的工作量由无穷高阶降低到二阶，最后指出，分支图法也适用于其他有输入信号的时序逻辑电路的设计。     

用Max＋plushⅡ进行数字电路功能仿真

采用ＥＤＡ开发平台ＭＡＸ＋ｐｌｕｓⅡ进行数字电路的功能仿真,其成本低、效率高,是数字电路的功能验证和实验手段改进的较理想方法。文中通过具体实例介绍了在该平台上进行电路功能仿真的过程。     

基于卡诺图的多变量逻辑函数化简

对卡诺图逻辑变量值的分布、编号规则、对称性等提出新的看法，由此可用卡诺图化简任意多个变量的逻辑函数，并介绍了基于这种方法的计算机程序流程．     

数字电子电路的调试方法与技术

分析了集成门电路、组合逻辑电路、时序逻辑电路、数字电路等四种电路的测试方法，提出了相应的调试技术以及应注意的问题，对工程实际具有一定的指导作用。     

一种求解组合逻辑电路最小完全检测集的算法

提出了种产生组合逻辑电路最小完全检测集的算法,通过此算法可以得到组合逻辑电路中任意可测故障的测试及最小完全检测集。     

卡诺图在同步时序电路中的应用

通过两个典型例子，介绍了卡诺图应用于同步时序电路的逻辑分析和逻辑设计的方法。     

基于CPLD的LED显示控制板

介绍LED点阵屏显示的机制和软件、硬件的设计实现.分析了LED点阵显示屏驱动机制,以及点阵显示的系统框架.系统硬件以CPU(89C51)和CPLD(EPM7128SLC8)为基础.89C51的主程序用于接受RS232串口数据、根据内码搜索汉字库、将点阵码输出等功能;EPM7128SLC8代替89C51的外围电路,实现点阵码移位和行扫描功能,减轻了CPU的处理任务,设计灵活、可靠,使刷屏率比普通的LED显示控制板明显提高.     

利用冗余态参与状态分配设计时序逻辑电路

在时序逻辑电路的设计中，利用电路所存原冗余来参与状态分配，更符合“A－H规则”，从而获得较简单的电路结构，并且消除了无效状态和所谓的自校正问题，是值得推广应用的一种新的状态分配技术。     

泛逻辑运算电路实现方案研究

讨论了泛非,泛与／或等基本泛逻辑的运算模型和它们的硬件电路实现方案．根据泛逻辑体系和运算的特点,泛逻辑更接近于模糊逻辑．泛逻辑中与／或运算的连续可控性在数学上是完全可以实现的,并可以用多种形式如指数、多项式和三角函数等形式来实现．提出几种指数形式的泛逻辑运算模型,并通过仿真曲线加以比较,得到较理想的运算模型,从而证明泛逻辑在理论上是完全可以实现的．同时介绍了一种较理想模型的硬件电路,通过测试的数据验证泛逻辑运算用模拟电路是完全可以实现的,实验效果良好．