轨道交通信号系统通用安全计算机内部时间同步的实现

介绍了目前轨道交通信号系统领域内3种通用的安全计算机架构(包括三取二安全架构和二乘二取二安全架构),分析了安全计算机内部处理对时间同步的需求。建立2种安全计算机内部同步模型,并针对这2种同步模型提出了相对应的时间同步方案。依据方案在实验室环境中对三取二安全计算机、二乘二取二安全计算机分别进行了内部时钟同步验证,结果表明本文所提出的2种同步方案,能够使安全计算机内部时间同步精度达到2 ms以内,满足目前轨道交通信号系统领域内绝大多数应用要求。     

TYJL-ADX型二乘二取二计算机联锁系统

详细介绍TYJL-ADX型二乘二取二计算机联锁系统的构成、系统特点、系统原理以及脱机测试方案等技术.     

一种三取二安全计算机系统的设计与实现

介绍一种用于铁路车载控制设备的三取二安全计算机系统。该计算机系统由3套相同的子系统构成,采用冗余容错技术并利用VxWorks实时操作系统和软件进行开发。三系冗余容错系统的特点是对单系故障具有屏蔽作用,体现在控制过程中就是控制的连续性和故障后的无缝切换,这是选择三系的主要动机。     

基于二乘二取二架构的安全扩展平台研究

为节约时间和资金成本,在不改变既有CTCS-2/3级列控系统的前提下,进一步修改完善扩展其系统功能,提出采用二乘二取二架构安全扩展平台。平台内部双CPU之间采用时钟同步机制进行实时自检、互检,大大提高了安全扩展平台的安全性、可靠性和可用性。     

列控系统安全通信计算机设计

CTCS-2级、CTCS-3级列控系统的地面子系统中,列控中心、临时限速服务器、无线闭塞中心都具有安全相关通信功能,且绝大部分采用2oo2×2的软、硬件安全冗余结构,需要采用具备较强通信功能和运算性能、能够适应2oo2×2冗余结构的安全平台来实现。由于通信对象较多及安全通信协议较为复杂的算法和严格的实时性要求,采用专用的安全通信计算机实现与相关系统的安全通信是一种合理可行的解决方案。结合CTCS-3级列控系统地面设备的需求提出一种安全通信计算机的实现方案,设计其硬件结构,研究同步关键算法并实现安全协议的功能。     

基于二乘二取二的全电子计算机联锁系统

基于二乘二取二的铁路车站全电子计算机联锁系统由人机接口、二乘二取二联锁计算机、全电子执行系统3部分组成。人机接口由监控机、维修监测机组成。二乘二取二联锁计算机由2套联锁主机、冗余光纤网络和冗余热备的实时通信单元3部分组成。CPU主板由2路独立的CPU处理器、总线硬件比较控制器、硬件自检控制器、硬件同步控制器、I/F控制部件、全局冗余时钟和光纤通信接口组成。通过采取硬件同步控制器、总线硬件比较控制器和软件时间点同步相结合的方式实现1种新的同步机制。全电子执行系统由道岔模块、信号模块、轨道模块和其他接口模块等全电子执行单元构成。全电子执行单元均采用"二取二"与逻辑控制结构,具有过流保护功能,实现了信号的控制、监测、监督一体化。该系统已在铁路车站投入应用,运行稳定、可靠。     

计算机联锁系统二乘二取二容错结构分析

针对计算机联锁系统的二乘二取二容错结构,基于马尔可夫模型,将各单元的失效率划分为几个独立的分量,根据每部分失效率对结构的影响,利用计算机对系统的可靠性和安全性进行分析和仿真计算.结果表明,二乘二取二容错结构满足铁路联锁系统高可靠性和高安全性要求.     

基于通用计算机多线程技术的二乘二取二平台的研究与实现

对现有的二乘二取二模式进行了研究和分析,为设计和实现基于通用计算机的任务同步二乘二取二计算平台提供了参考;设计并实现了基于多线程技术的二乘二取二计算平台     

三取二铁路信号安全平台嵌入式操作系统选型研究

基于通用机的三取二铁路信号安全平台中,嵌入式操作系统的选型至关重要.通过对目前主流操作系统的比较,选择VxWorks为本系统的操作系统.     

二乘二取二硬件安全冗余信号控制平台关键部件的安全设计和可靠性研究

AT96DDMR信号安全控制平台是具有安全硬件冗余结构的二乘二取二信号控制平台,其结构可分为操作显示层、逻辑运算层和输入输出层3个层次,关键的逻辑运算层、输入输出层达到安全完整性SIL4级要求。重点对关键部件的安全性设计方法、可靠性预计进行描述及计算。     

双机热备和二乘二取二计算机联锁系统的比较与分析

以JD-1A计算机联锁系统与EI32-JD计算机联锁系统为例,从系统的安全性、系统结构、输入输出系统及采集、驱动电路等方面,对双机热备和二乘二取二计算机联锁系统进行了分析和比较.     

基于二乘二取二平台的通信设计简

二乘二取二平台是能够满足铁路信号控制系统高安全性、高可靠性要求的安全平台.围绕二乘二取二系统中的乘二、取二、冗余通信3项关键技术,对与之相关的外部通信设计方法进行分析探讨.     

iLOCK的安全模型和安全性分析

分析了iLOCK系统的体系架构,提出了系统的安全模型和安全性计算公式,并对iL-OCK各部分和总体的安全性进行了计算。此外还对影响iLOCK系统安全性的各项指标进行了分析,阐明了确保iLOCK系统达到SIL4级安全要求的关键技术。     

二乘二取二安全控制平台开发

二乘二取二安全控制平台包括二乘二取二逻辑运算单元,二取二开关量输入、输出单元,人机接口单元。逻辑运算单元由2块独立的CPU板构成二取二结构,2块CPU板通过板上硬件同步单元实现信息交互和同步,在软件上独立进行运算结果的比较,并通过第三方硬件比较器实现2块CPU板总线数据的实时校核,保证了双CPU比较的正确性。输入单元和输出单元中均设计了双套智能处理器,采用动态控制方式,在出现硬件故障时可导向安全侧。其中输入单元对现场继电器前后接点进行采集,输出单元输出采用双断方式,可实时检测板外混电情况。     

适用于高速铁路的TYJL-ADX型联锁系统的研究与实现

通过对既有TYJL-ADX型计算机联锁系统的分析、结合中国高速铁路对联锁系统的技术需求,说明了在原系统的基础上开发适用于高速铁路的联锁系统的必要性,详细阐述了具体的实现原则及方法,新系统的结构、主要功能,最后总结了新系统的实际应用情况。     

基于二取二平台的计算机联锁软件异构性能分析及设计

为了提高联锁系统结构的效能,提出一种执行-监控的联锁结构。与同构、异构二取二结构相比,该结构在保证系统功能的前提下,通过降低软件复杂度的方法提升结构的可靠性,仿真对比实验结果表明,执行-监控软件的复杂度最低,仅为0.550,证明执行-监控结构的有效性。     

一种二乘二取二安全计算机的设计与实现

结合列控系统车载设备需求,提出一种二乘二取二安全计算机的设计方案,并对主备通道选择、通道内双机同步、通道切换等关键算法进行了研究。经过实验室的功能测试和安全测试,该二乘二取二安全计算机能够满足实时性、安全性、可用性的需要。     

基于互联互通的区域控制器安全通信计算机设计

为了实现列车在不同厂商提供设备的城市轨道交通线路或网络中安全运营、共线混跑以及资源共享,基于通信的列车控制系统互联互通已成为一个重要课题。根据正在起草的互联互通的行业技术规范,为满足不因通信中断而倒机的需求,提出一种实现区域控制中心与其他信号系统通信的专用二乘二取二安全通信计算机的方案,设计其软硬件系统结构、平台内部冗余的连接方式,对单系内的双CPU同步和数据安全比较、双系间的主备同步等关键算法进行研究,并针对安全通信协议中描述的风险设计相应的防御措施。     

基于ARINC659总线的互联互通ZC安全通信计算机平台的设计

为了更好地满足城市轨道交通互联互通对信号领域安全通信的要求,将具有数据吞吐量大、传输时间确定、故障隔离严格、容错性好等特点的ARINC659总线用于城市轨道交通信号控制系统领域。提出了一种基于ARINC659总线技术的二乘二取二安全通信计算机平台的方案,用以实现ZC平台的对外通信功能和安全通信协议运算功能。设计其软硬件结构、用户软件和总线间线程的通信序列,并对数据的冗余处理和安全协议运算等关键功能进行研究,以满足系统高安全性、高可靠性和高实时性通信的需求。     

三取二平台的时钟同步算法

在三取二平台中需要对3个系进行相应的时钟同步。提出一套最优的时钟同步算法,对该算法进行相关的数学证明,并提出相应的实现方案,包括正常工作状态、初始化状态、升级状态等操作,并对该方案进行分析和解释。