基于FPGA和DSP的高速实时轨道巡检图像采集处理系统

基于FPGA和DSP的高速实时轨道巡检图像采集处理系统由光学系统、FPGA模块、DSP图像处理模块及上位机组成.为提升图像采集的质量,提出并设计线阵相机加激光光源的组合方案,用以有效滤除阳光干扰,避免图像过度曝光.针对高速实时采集需求,设计FPGA采集模块,实现巡检图像采集控制和传输.针对实时智能检测需求,开发基于DS...     

基于FPGA的DBPL信号编码系统设计与仿真研究

基于FPGA设计了一种可向应答器传输DBPL信号的编码系统,该系统由UART串行收发器模块、DDS和PLL模块、脉冲编码模块以及放大合成电路等组成。仿真测试结果表明该系统能较好地模拟铁路LEU,实现对应答器报文的DBPL信号编码功能,方便铁路院校开展应答器报文编制等相关的试验实训教学。     

基于FPGA的高速存储器接口应用开发

为了便捷对复杂时序接口的高速大容量存储介质的应用,本论文提出了一种基于DDRⅡ SDRAM的FIFO特性存储介质接口装置的设计方案.介绍了DDRⅡ SDRAM控制器的原理及实现方法,并基于DDRⅡ SDRAM分时复用技术对存储器接口模块进行了设计,深入分析了接口控制模块各部分的工作原理并对其进行了功能仿真和FPGA的硬件验证.经过测试,高速存储器接口控制模块实现了DDRⅡ内存与FPGA之间的双向数据传输与交互,具有一定的实际应用价值.     

基于DWC PCIE Core的数据传输系统设计

在铁路信号系统中,为有效减少铁路信号系统设备CPU资源占用率,设计一种基于DWC PCIE Core的数据发送与接收系统。该系统采用内嵌ARM Cortex-A9双核的FPGA开发板套件,利用FPGA的灵活性和可扩展性,采用可配置的PCIE硬核IP模块以及以太网硬核IP模块。该系统主要介绍Host PC与FPGA之间基于PCIE2.0的DMA数据传输以及FPGA之间基于GMAC的以太网数据传输,通过PCIe总线、以太网基于DMA模块实现数据高速可靠传输。     

变流器数字控制系统中基于IP软核的DSP,MCU和FPGA芯片间的数据通信技术

针对变流器数字控制系统的DSP,MCU和FPGA芯片需要快速、可靠地完成一定数据量通信的要求,基于FPGA的IP软核实现双口RAM方法,研究适用于MCU,DSP和FPGA芯片间的数据通信技术。首先利用Altera公司提供的FPGA开发环境Quartus中的MegaWizard进行配置,实现1个双口RAM模块;基于该模块,依次设计单向三口RAM模块、双向三口RAM模块以及双向三口RAM模块与MCU和DSP芯片的接口部分,并将带有与MCU和DSP芯片接口的双向三口RAM模块封装成1个用户可以直接使用的顶层模块。对该顶层模块进行编译的结果表明:该技术可以可靠、经济和方便地实现变流器数字控制系统中MCU,DSP和FPGA芯片间的数据通信。     

一种数字量的安全输入/输出模块的设计与实现

本文在分析可扩展安全计算机平台实时性和安全性要求的基础上,提出基于可编程逻辑器件(FPGA)和时钟级同步2取2结构的安全输入/输出(安全I/O)模块的设计方法.深入阐述了安全I/O模块的硬件设计原理和基于PSL语言的断言验证方案.功能仿真和形式化验证结果说明了设计的正确性,同时在EDA开发平台上长时间稳定性的测试结果也证明了安全I/O模块的正确性和安全性.     

基于NIOS Ⅱ处理器GPS/GSM车辆监控系统终端设计

利用SOPC Builder可以在很短的时间内把NIOS Ⅱ CPU、Avalon总线、外围设备和存储器接口、片内调试模块等集成在一起生成系统需要的NIOS Ⅱ处理器,然后用QuartusⅡ设计软件把NIOSⅡ处理器和GPS接口、GSM接口及其它外部设备接口结合在一起编译下载到FPGA芯片中即完成系统的硬件设计;软件设计通常采用C/C++语言编写并用NIOSⅡIDE编译下载到FPGA中.     

基于UVM实现SM4算法的自动化验证平台

在轨道交通安全通信系统中,为提升系统性能并降低软件复杂度,CPLD/FPGA和定制芯片等硬件产品得到广泛应用,逻辑功能仿真验证是保证上述硬件产品质量的重要环节。以SM4加解密算法模块为验证对象,采用SystemVerilog语言构建基于UVM的自动化验证平台。区别于传统的验证方法,该平台采用随机测试向量并利用DPI接口内嵌C函数模型,实现仿真数据自动化实时监控,避免单纯用人工检查,有效提高仿真验证效率。     

基于PCI总线的智能双通道RS422通信卡设计

设计实现了一种基于PCI总线的智能双通道RS422通信卡.板卡的核心部分包括PCI总线控制器PLX9052、双口RAM,CPLD,AVR单片机Atmega128,异步收发器,及RS422总线接口芯片.介绍RS422通信卡的硬件实现及系统软件结构,包括应用程序设计和WDM驱动程序设计.该通信卡允许多达128个的接口芯片接在同一总线上,便于实现多机通信.该接口卞可以用于高速的数据通信中,并且在计算机联锁全电子智能化执行机中得到了很好的应用.     

基于NIOS II处理器GPS/GSM车辆监控系统终端设计

利用SOPC Builder可以在很短的时间内把NIOS II CPU、Avalon总线、外围设备和存储器接口、片内调试模块等集成在一起生成系统需要的NIOS II处理器,然后用Quartus II设计软件把NIOS II处理器和GPS接口、GSM接口及其它外部设备接口结合在一起编译下载到FPGA芯片中即完成系统的硬件设计;软件设计通常采用C/C 语言编写并用NIOS II IDE编译下载到FPGA中。     

基于CPLD的ADSP21161通信接口设计

针对铁路安全监控数据高速移动接入系统中嵌入式主控制器与数字信号处理模块之间实时的数据交换,提出了一种基于复杂可编程逻辑芯片(CPLD)的主机MPC823与数字信号处理器ADSP21161之间实现异步通信的一种接口设计方案,此接口实现了嵌入式主控制器MPC823将数字信号处理器ADSP21161看作其外部总线上的一个可寻址外设,通过开辟专用缓冲区实现MPC823对ADSP21161的控制和访问.     

基于SoC和CPLD平台的机车无功补偿控制器的开发

介绍一种基于SoC(System on chip)型单片机和CPLD平台的新型静态无功补偿控制器的设计方案。该方案实现了信号调理、CPLD数字处理、串行通信以及单片机及外围电路等多个模块。样机试验证明,该方案具有很好的实时性和稳定性。由于采用了模块化设计思想,该平台有很大的灵活性,并能作为一个通用开发平台,方便地应用于其他项目。     

中低速磁浮大位移轨道伸缩装置设计与创新

中低速磁浮交通跨越大江大河时需要采用大跨度桥梁,现有轨道伸缩接头无法满足大跨度桥梁几百毫米甚至上千毫米的伸缩变形,需要研制大位移轨道伸缩装置。借鉴现有中低速交通轨道伸缩接头以及其他桥梁或轨道伸缩装置的构造和伸缩原理,并进行系统性创新,提出由小纵梁系统、纵向滑槽系统、模数式轨道单元系统、X形连杆与弹簧系统等4大系统组成的中低速磁浮交通模数式大位移轨道伸缩装置,可通过设计不同长度的多跨连续小纵梁支撑不同数量的模数式轨道单元实现±100~±1 000 mm的伸缩量,为中低速磁浮交通跨越大江大河这一关键技术难题提供了解决方案,对于磁浮交通的进一步推广应用具有重要意义。     

大数据量高复杂度CRC校验的串并优化设计

为确保数据安全,CRC广泛应用于工业通信中。高速动车与地面应答器之间的数据传输采用的是75位的CRC校验,对于这种复杂的CRC校验需要非常复杂的软件,也会消耗大量硬件资源。以75位CRC模块的设计为例,探讨大容量高复杂度的CRC校验模块的优化设计方法。     

基于双FPGA的MVB通用接口研制

针对目前铁路上的MVB接口单元几乎只能应用于MVB-cPCI或MVB-PC/104两种通信方式的局限性,提出了一种新的通信方案,即通过ARM芯片检测总线连入状况,自动引导对FPGA配置不同的程序,以实现在同一个MVB接口单元上完成MVB与其他系统总线(如MVB-USB、MVB-Ethernet总线等)互连通信的功能.所设计的MVB接口单元能实现MVB与其他系统总线互相传输数据,能增强MVB与外界信息交换的能力,克服车载设备间、车载设备与非车载设备间的兼容性低的缺点.该研究不仅从理论上阐述了基于FPGA的多种系统总线互连的接口设计,还实现了样板设计,并进行了互连通信测试.试验结果表明,这种研究不仅能实现多总线互连通信,还可应用开发高访问速率的TCN5类设备.     

高速磁悬浮列车间隙信号数字滤波器设计与实现

分析了高速磁浮列车间隙信号噪声的特点,采用基于FPGA的FIR数字滤波器滤除噪声。应用基于位级联的多查找表分布式算法实现16阶低通FIR滤波器,由verilog-HDL语言完成设计文件,并在Simulink及ModelSim ISE 6.1平台上进行了试验仿真,结果均满足设计要求。     

基于ADSP-21369的浮点DSP实验教学系统设计

本文研究并设计出一套基于ADSP-21369的浮点DSP教学实验系统.采用ADSP-21369处理器,辅以其它模拟器件,实现对SDRAM,FLASH,ADC和DDS等外部存储器的控制.利用ADSP-21369的固有资源,通过数字外设接口(DPI)完成对LCD,UART及键盘控制,通过数字应用接口(DAI)完成对音频,S/PDIF和LED灯等的控制.