一种利用Turbo码纠删特性的并行信息传输方法

Turbo码不仅具备显著的纠错性能,同时具备好的纠删特性.论文给出了一种利用Turbo码的纠删特性实现并行信息传输的方法.Matlab仿真结果表明,一定比例内的删除所导致Turbo性能下降有限,实现了传输性能和效率的统一.     

一种DES算法的FPGA快速实现方法

该文阐述了密码算法FPGA快速实现的一种方法,利用Mentor Graphics的Catapult C综合工具,完成了DES算法从计算机仿真到硬件实现的全过程,代替了传统FPGA实现处理过程,可大大缩短项日的开发周期和降低作难度。     

基于短帧的Turbo码迫零问题研究

一般来说，在交织长度很深时，无需考虑turbo码的迫零问题。但是对于短交织(短帧)，迫零影响必须考虑。在概述turbo码编译码原理的基础上，通过带宽和性能的折衷考虑，得出不同范围内短帧的迫零方式，并进行了仿真和验证。     

Turbo码交织器的设计

交织矩阵的应用是Turbo码性能优越的重要原因，分析了交织器在Turbo码中的作用及其设计准则，并介绍了几种常见的规则交织器和伪随机交织器的基本设计思想，以及相关的一些实用性结论。     

一种快速除法算法的FPGA实现

介绍了一种新的除法算法,该算法是利用Taylor公式,用两次乘法操作和一张较小的查找表实现。整个算法采用verilog语言描述,设计灵活、实现简单。仿真效果表明该算法具备较高的精度与较快的运算速度。     

一种新的多电平调制BICM Turbo均衡方法

Turbo均衡结合信道译码提高了性能,但是用到SISO均衡器和译码器,对于多电平调制情况复杂度太高,在复杂信道中应用受限.提出比特交织编码调制BICM,使用改进的MMSE-DFE实现Turbo均衡,大大降低复杂度,且具有结构简单、计算量小、可扩展性强、适合工程实现的特点,并通过仿真验证性能.     

Turbo码S随机交织器的实现

Turbo码中交织器的设计直接影响着Turbo码的性能。在讨论Turbo码交织器的设计准则和类型的基础上,着重介绍了S随机交织器的原理,并给出了其一种基于冒泡排序算法的实现方法。仿真结果表明,中短长度的S随机交织器性能优良。     

基于FPGA的伪码测距电路设计

介绍伪随机码的性质，将伪随机码用于无线电测距中。采用滑动相关法实现伪随机码的捕获，并给出捕获电路的原理和仿真结果。用脉冲计数法实现捕获完成后的两组伪随机码相位差的精确测量。在FPGA芯片EPIC3T144C8进行硬件验证，结果表明该电路可以文现2．5ns的测时精度。     

RS乘积码译码算法研究

文章介绍了一种基于梯度算法的Turbo乘积码（以RS码作为分量码）的译码算法。该算法以迭代Chase-Ⅱ算法为基础,利用该算法译码得到的每行（或列）最优判决码D（m-1）来代替竞争码字C,节省了寻找C的过程,从而简化了外信息和软输出的计算。文章以RS（15,11）码为分量码进行了matlab仿真,仿真结果表明：该算法能在基本保持turbo乘积码和Chase算法译码性能基础上,提高译码速度,降低译码复杂度。     

RS编译码的FPGA实现

RS码作为一类强大和被广泛使用的前向纠错码,被广泛应用于数字系统的信道编码方案中.介绍RS码的编码原理和时域迭代泽码算法,在此基础上用Verilog HDL设计实现出RS码编码器和译码器.     

一种3GPP标准下的TURBO编解码实现方案

Turbo码以其优异的纠错性能被广泛应用于宽带无线通信领域,文章针对3GPP标准中制定的Turbo编解码方案,提出了一种使用TMS320C6416T芯片进行Turbo编解码操作的实现方案,文中重点介绍了TCP协处理器详细配置步骤,并从时间和性能两个方面分析了TCP协处理器同MATLAB算法仿真性能之间的差异。     

基于FPGA的高斯噪声实时产生方法

利用随机信号理论,采用verilog语言设计一种基于FPGA的高斯噪声实时产生器.通过系统仿真分析,该方法可满足工程需要,且具有电路简单,模块化程度高的特点.     

基于FPGA的LMS自适应滤波器设计

基于FPGA的自适应滤波器设计是自适应信号处理技术用于工程实践的重要基础。本文在分析最小均方误差（LMS）算法的基础上,详细讨论了LMS算法实现的数制和时序,给出了一种自适应滤波器的FPGA设计方案。仿真结果表明,该方案十分有效,现已成功应用于实际的数字信号处理系统。     

基于FPGA的抗编码器抖动干扰的高精度编码技术

本文首先分析了增量式光电编码器的工作原理以及基于传统的DSP正交编码脉冲电路的工作原理,然后详细分析了增量式光电编码器抖动干扰脉冲的产生机理,说明这将导致基于DSP正交编码脉冲电路误计数。文中提出了一种基于FPGA的去编码器抖动干扰的编码电路,对该电路进行了仿真,仿真结果证明了本文设计方法的正确性。     

并行分布式运算FIR滤波器的FPGA实现

研究了2比特并行分布式计算（2-bit PDA）在FPGA中实现了FIR滤波器的应用,并在Altera公司的APEX20K1500E系列FPGA中实现了48阶FIR滤波器,实际结果表明使用该方法实现滤波器不但节省了逻辑单元,而且和普通的并行分布式方法相比还提高了运算速率,从而使该滤波器用于实时信号处理时有更大的优越性.     

一种图像处理算法FPGA开发平台的系统设计

针对实时图像处理任务的特点,提出一种基于FPGA的图像处理算法开发平台,可实现结构编程能力和系统扩展能力,并利用MATLAB的强大建模和仿真能力来开发实现复杂的图像处理算法.     

基于FPGA的多通道自适应频率测量方法

在大型试验系统中,为满足实时控制要求,需要快速、精确地测量出多个通道信号的频率值。本文对多周期同步测频法加以修改,提出了自适应测频法,对于被测信号采用上升沿和下降沿一起计数,对于标准频率信号通过判断计数时间是否超过门限时间且包含被测信号至少一个周期来停止计数,该方法可通过FPGA芯片编程实现。新方法包含更多的测量样本,避免产生无效的测量时间,使得测量更加高效,速度更快,并能在很宽的频率范围内保证测量精度,而且可以通过FPGA芯片物理多线程并行工作模式来保证多通道同步采集。通过理论分析和实验验证,证明了采用改进的自适应测频法优于传统的多周期同步测频法,并能应用于多通道频率测量系统中。     

基于FPGA的网络传输信道加密系统

介绍了一种基于现场可编程门阵列(FPGA)的网络传输信道加密系统。通过对硬件加密中的序列密码加密算法的改进，不仅提高了安全性，而且提高了纠错能力。由于该系统具有硬件实现容易、处理速度快、实时性好、扩展能力强等优点，使得该系统在网络安全中具有广泛的应用前景。     

基于FPGA的实时图像中值滤波设计

FPGA可用来并行实时处理海量的图像数据,通过利用FPGA的这一特点作为实时图像中值滤波算法的解决方案,并加以实现,详细阐述了通过优化中值滤波算法使其在ALTERA的Stratix中高效实现的具体方法。介绍了方案采用的系统结构。