基于FPGA的FIR数字滤波器算法实现

从分析FIR数字滤波器的原理和设计方法入手，主要针对基于FPGA实现数字滤波器乘法器的算法进行了比较研究，并通过一个8阶FIR低通滤波器的具体设计，简要分析比较了几种算法的优越性和缺点，从而充分发掘和利用FPGA的高速特性。     

基于分布式算法的线性相位FIR滤波器设计

提出了一种线性相位FIR滤波器分布式算法FPGA实现的改进结构。基于4输入查找表（4-input LUT）的分布式算法（DA）在FIR滤波器中的使用已经有效地提高了滤波器的运行速度与资源利用率。针对线性相位FIR滤波器的系数特点,通过对滤波器输入移位寄存器的改进设计,减少了DA算法的存储器使用,进一步节省了资源。改进的滤波器已经在Xilinx Spartan3系列的FPGA芯片上成功实现,分析结果显示此类滤波器与传统的滤波器分布式算法实现相比有更高的资源利用率和更快的运行时钟速率。     

基于FPGA的FIR低通滤波器的设计与仿真实验

在船舶噪声数采集的过程中,虽然在模拟信号调理部分已经做过滤波处理,但是为了使得到的信号中杂波更少,同时也为了使得本数据采集系统在信号调理模块无法使用的情况下,也能正常使用,在此增加FIR的数字滤波功能,以采集后的数字信号通过FPGA进行处理实现。本文首先介绍了FIR滤波器的数学原理,再利用MATLAB设计FIR滤波器,并在FPGA中利用Verilog HDL编程实现该滤波器,然后在ModelSim中进行仿真,能够达到滤波器要求。由于在ModelSim仿真中无法看出滤波前后的信号频谱的变化,于是将通过FPGA滤波之后的信号数据导出至文本文档中,再用MATLAB重新读取,并画出滤波处理后的信号频谱。     

并行分布式运算FIR滤波器的FPGA实现

研究了2比特并行分布式计算（2-bit PDA）在FPGA中实现了FIR滤波器的应用,并在Altera公司的APEX20K1500E系列FPGA中实现了48阶FIR滤波器,实际结果表明使用该方法实现滤波器不但节省了逻辑单元,而且和普通的并行分布式方法相比还提高了运算速率,从而使该滤波器用于实时信号处理时有更大的优越性.     

系数可配FIR滤波器在超声探伤系统中的应用

利用FPGA的并行数据处理及在线可重构的特性,提出了一种基于FPGA的高速且系数在线可配的FIR数字滤波器实现方案。采用该方案设计的滤波器,可使用户在不影响系统正常工作的情况下,实现对滤波器系数实时重新配置的目的。通过实践测试表明：该方案设计的FIR数字滤波器,在数字超声探伤系统中得到有效、灵活的应用。     

数字滤波器设计及DSP实现

数字滤波器是数字信号处理技术中的重要组成部分,论文完成了FIR数字滤波器在DSP中的实现。首先借助Matlab软件计算得到所需滤波器的系数,然后导入DSP中生成DSP的滤波系数文件,最后通过滤波器的汇编程序完成滤波器的DSP实现。     

激光陀螺的插值FIR滤波硬件解调方法仿真分析

针对传统激光陀螺解调方法中存在较大运算量和时延问题,提出一种基于插值FIR滤波数字信号处理方案。在理论分析滤波器时延和运算量的基础上,阐述插值FIR滤波器的原理和优势;针对某型号激光陀螺,利用Matlab设计了插值FIR滤波器参数,并通过Quartus II中Mega Core IP核实现插值FIR滤波器定制;对于生成的模型在Simulink中利用DSP Builder对该滤波器进行仿真,完成静态试验验证。结果表明:经插值FIR滤波,高频分量峰值能从250降低到0.15左右,噪声功率谱衰减达60 d B;在保证信号线性相位的基础上,将运算量降低33%,减小了对硬件资源的需求。     

数字化直接序列扩频接收机设计与实现

介绍了一种数字化DS/BPSK导航接收机设计方案与实现。该接收机采用了基于FPGA的硬件设计,结合数字信号处理算法完成信号的捕获、跟踪、位置解算。捕获采用大步进串行捕获方案,采用Tong算法判决策略,伪码跟踪采用全数字超前-滞后跟踪环(DDLL),载波跟踪采用全数字Costas环(DPLL)。最后对这种设计方案进行了试验。     

智能化船舶隔振系统的控制技术设计

介绍一种智能化船舶隔振系统的设计方案,给出了基于数字信号处理器和FPGA的传感器信号数据采集与信号处理电路的设计;成功地应用TMS320F2812 DSP与仪表放大器以及同步采样16 bit ADC通过FPGA硬件接口来实现传感器信号的智能化处理。     

高速低功耗自适应滤波器的设计

自适应滤波器在通信、雷达、图像和语音处理等领域有着广泛应用，但目前利用可编程逻辑器件实现的自适应滤波器，硬件结构复杂，难以满足高速处理和低功耗的要求。基于分组正则有符号数制（CSD），采用改进的简单符号LMS算法和转置的滤波器结构设计新型自适应滤波器，有效简化了电路，实现高吞吐量和低功耗。经验证，采用改进算法结构的滤波器功耗仅为传统结构的35%。     

基于FPGA和Matlab的均衡滤波器设计与实现

本文采用FPGA和Matlab设计及实现64阶的均衡FIR滤波器,其主要特点是可实现任意响应的数字信号滤波,滤波系数修改方便,具有较强的灵活性和实用性。通过仿真和测试,验证了设计的正确性。     

基于DSP的语音处理的硬件设计与软件实现

文章采用TLC320AD50作为DSP的语音模块的核心器件,然后利用TMS320C5402对采集到的信号进行FIR滤波。采用软件触发方式启动二次通讯从而成功的实现了C5402对AD50的访问。选择合理的硬件接口方式,说明了关键参数的设置过程,并进行相应的软件编程。硬件连接简单灵活,可广泛用于语音处理领域。     

FIR内插滤波器结构与实现综述

在全数字接收机对多抽样率信号处理的需求下，滤波器的高效实现成为我们关注的重点。首先综述了FIR内插滤波器的三种常用结构，然后对半带滤波器、CIC(cascaded integrator-comb)滤波器的特殊结构进行了剖析，说明了各种类型内插滤波器的优缺点，给出了CIC滤波器设计参数和幅频响应的关系。最后对内插滤波器的一类特殊应用-分数倍内插滤波器进行分析，并提出了一种分数倍内插滤波器的高效实现结构。     

基于FPGA的IIR低通数字滤波器的设计

采用FPGA设计了一种输入8位、输出8位的级联型IIR低通数字滤波器。具体实现上,基于减小截断误差的考虑,依据设计指标首先利用Matlab进行参数的计算并进行量化,同时获得系统的幅频响应、单位冲击响应等系统基本信息。随后在分析IIR数字滤波器内部乘法器、加法器的输入输出基础上,调用QuartusII软件调试程序建立乘法器和加法器模块,依据自顶向下的设计思想搭建整体电路,并在建立顶层文件时调用已建立好的模块。测试仿真结果表明基于FPGA设计的IIR数字滤波器达到了设计要求。     

互相关时延估计器的硬件设计与实现

基于互相关分析的时延估计方法是无源定位领域中一种重要的时间延迟估计算法。文章给出了基于互相关分析的时延估计方法的信号模型,研究了时间延迟估计的数字信号处理算法,在此基础上基于MSP430单片机、TMS320C54X系列DSP处理器及FPGA芯片实现了一种实时互相关时延估计器。水池试验结果表明了该时延估计器的有效性。