以液压马达驱动压缩机的空调制冷系统诊断

介绍以液压马达驱动压缩机的空调制冷系统的基本组成、特点和液压马达控制的基本过程,并通过K350SH60基律纳卡车的典型空调故障诊断实例,叙述此类空调故障的原因分析和诊断方法。     

高热流密度传热试验台设计

针对工程领域高热流密度传热问题实机试验复杂、数值仿真又难以确定准确边界的现状。设计了一种模拟试验台,在简单试件的两侧进行加热和冷却,形成高热流密度,在此基础上进行测试和控制。试件采用多种固定方式固定于试验支架,模拟实际力学约束条件。加热侧采用感应加热系统,冷却侧采用射流冲击冷却系统。数据采集和控制系统由NI硬件及其软件平台构建,应用cRIO嵌入式实时控制器及其相应的采集卡和输出卡,实现多种测量、记录和反馈报警。经试验验证,该试验台可以使试件达到1MW/m2的平均热流密度,可用于承受高热流密度热负荷作用的试件和材料的传热规律研究及其热疲劳可靠性研究。     

发动机电磁气门驱动中的电磁铁结构方案分析

在发动机电磁气门驱动(EVA)研究中,利用电磁驱动通用CAE软件FLUX2D/3D对一已有EVA的电磁铁进行了静吸力计算。仿真结果与试验结果基本相符,说明计算中的几何建模、物理属性的配置以及划分网格等处理均合理可行。在此基础上,对5种电磁铁结构方案进行了静吸力计算和比较分析,得出直流E型电磁铁适用于发动机电磁气门驱动的结论。     

高墩大跨连续刚构桥施工控制和监控数据的挖掘利用

以主跨150m的连续刚构桥为例,介绍监测数据驱动下的施工控制技术要点,包括施工控制流程和测试方案,并提出了施工监控数据的深度挖掘利用内容和方法。实践表明,通过监测传感器的测试数据、结构数值仿真数据的融合分析,充分挖掘监测数据的冗余性,可以提高监测数据的利用率,进一步提升施工控制的可靠性,增强结构施工监控对施工过程的协助作用。测试得到的施工过程和成桥数据,对结构后期的运营管养安全具有重要作用。     

西藏高寒地区沥青路面防水防裂设计及疲劳寿命评价

采用剪切、拉拔试验确定了粘层油选型和最佳用量,通过渗水试验、MTS疲劳试验、MMLS3加速加载试验等评价了路面的防裂效果,并对温度和荷载作用进行有限元分析。结果表明:采用1.1~1.3 kg/m2的90-A级沥青作为粘层油最佳,MTS试验加载至完全开裂时,铺设基布的次数是未铺基布的2.64倍,MMLS3试验加载60万次时,层底微应变仅为不铺基布方案的12.22%,有限元分析得出铺设防裂基布使层底应变降低28.38%,实体工程调查显示防裂基布使裂缝率降低了65.29%。铺设防裂基布后形成防水防裂应力吸收层,有助于延缓反射裂缝的发生,延长路面疲劳寿命。     

基于灰色聚类理论的我国农林业航空区域化研究

为农林业生产建设提供航空飞行服务的农林业航空作业是通用航空的重要组成部分,结合我国不同地区自身的地理环境、经济发展等差异,研究各地区对农林业航空的需求分布,可为国家制定相关政策、引导市场发展提供了借鉴依据.长期以来我国对通用航空缺乏有效监测,各类统计信息不完善,文中基于灰色星座聚类理论,从理论上探讨各地区对农林业航空作业的主导需求.     

基于simulink/stateflow的列车碰撞时钩缓系统建模

针对列车碰撞过程中两车之间的运动状态,设置了车钩连接和分离两大状态,将碰撞过程中钩缓系统的运动细化为弹性压缩、塑形压缩、弹性伸长和车钩力为0的4个子状态,运用simulink/stateflow建立仿真模型。基于此,建立了两列单节车碰撞的Matlab/simulink仿真模型,观察其在不同撞击速度下的缓冲器特性。分析结果表明,所建立的车钩缓冲器模型能够较好地反映车辆碰撞过程中车钩的实际状态。     

从马克思的再生产理论看其消费增长模型

从马克思的再生产理论可以推导出消费增长模型。在资本有机构成和剩余价值率不变时,各种经济变量都以等速增长,消费增长率与投资增长率一致,经济能持续、稳定增长。但是,由于科技进步,资本有机构成的提高,在资本家唯利性的驱使下,可变资本增长率小于投资增长率,工人收入增长率小于资本家收入增长率,从而全社会消费增长率小于投资增长率,经济不能持续、稳定增长。市场机制本身不能克服这一矛盾,但是,社会主义市场经济条件下,国家可以通过政府的力量缩小工人收入与企业主收入增长速度的差距,保持经济相对稳定增长。     

两层介质中运动垂直时谐偶极子产生的电磁场

基于时谐电磁场的麦克斯韦方程,利用在两层介质情况下的矢量磁位边值条件,然后经过狭义相对论的洛仑兹变换,求解出匀速运动的垂直时谐电偶极子在介质中产生的电磁场的表达式,文章最后以深海中低速运动的极低频垂直时谐偶极子为例,运用基于汉克尔变换式的FFT变换算法对所得到的磁场解析式进行了数值计算,并且通过分析计算结果得出有价值的结论.     

Design of a Low Power DSP with Distributed and Early Clock Gating

A novel clock structure of a low-power 16-bit very large instruction word （VLIW） digital signal proces- sor （DSP） was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gating circuit in high speed circuit, a distributed and early clock gating method was developed on its instruction fetch ＆. decoder unit, its pipelined data-path unit and its super-Harvard memory interface unit. The core was im- plemented following the Synopsys back-end flow under TSMC （Taiwan Silicon manufacture corporation） 0.18-μm 1.8-V 1P6M process, with a core size of 2 mm × 2 mm. Result shows that it can run under 200 MHz with a power performance around 0.3 mW/MIPS. Meanwhile, only 39.7 % circuit is active simultaneously in average, compared to its non-gating counterparts.