高速铁路枢纽站技术作业计划与动车所调车作业计划协同编制研究

分析高速铁路枢纽站技术作业计划与动车所调车作业计划的协同编制过程,提出了将两个计划一体化编制的思想。以需安排作业效益最大化为优化目标,构建基于动车组车底的高速铁路枢纽站与动车所作业计划协同编制模型。针对模型特点,提出瓶颈工序、启发式分配规则及粗粒度主从进程模式的并行禁忌搜索策略(PTS)相结合的混合优化算法,首先确定作业安排瓶颈工序,然后启动主进程和若干从进程,主进程运用启发式分配规则快速生成初始解分配给从进程,从进程运用与瓶颈工序相关的禁忌算法搜索优化解,并反馈给主进程,主进程记录全局最优解并根据交叉策略生成新的初始解,重新分配给从进程进行TS搜索。最后,用实例验证了模型和算法的有效性。     

短波并行组合扩频通信系统研究

对短波环境下并行组合扩频系统进行研究,提出一种适合短波并行组合扩频通信的MPSK软解调方法。该调制方式比并行组合扩频常采用的MASK调制方式性能更好。在扩频增益相同条件下,短波并行组合扩频通信选取结构参数r值较小（r=2）的短波并行组合扩频系统为宜。在所选择系统结构的接收端应用RAKE接收技术,仿真表明RAKE接收技术能有效抵抗多径影响,改善短波并行组合扩频系统的误码率性能。     

基于云计算的船舶大数据并行调度算法研究

港口对大量船舶进行同时调度时,需要计算非常庞大的数据,传统船舶调度算法很难在短时间内完成计算工作,为此提出基于云计算的船舶大数据并行调度算法研究。建立云计算体系与大数据信息的并行调度框架,完成船舶大数据并行调度计算;采用SQL语言对并行调度核心步骤进行编写,将云计算结果导入并行调度算法体系中,实现船舶大数据并行调度计算。实验数据表明,设计的并行调度算法能较传统计算效率提高37.1%,并短时间内完成所需的计算任务,提高船舶的调度效率。     

海量GPR检测数据负载均衡并行处理技术

探地雷达单机处理软件性能较低,难以满足较长里程或周期性检测的海量数据处理场景需求。针对这一问题,本文在集群模式下基于Hadoop平台的MapReduce并行计算框架,采用HDFS和MySQL的混合存储方法,对数据流进行细粒度切片,建立主从节点架构的动态调度模式,实现海量检测数据的负载均衡并行处理。在Linux系统搭建了1主+8从的Hadoop集群环境并对其进行了测试试验。结果表明:动态调度可使迭代算法达到负载均衡,高复杂度算法适用于并行处理,性能可提升100倍左右,加速比接近物理核数。     

基于PDM的汽车并行设计系统研究

分析了传统的汽车产品开发过程中存在的问题，指出基于PDM（产品数据管理）框架的产品并行设计是汽车行业重要选择，在论述了汽车产品并行设计的内涵和PDM的功能的基础上．提出了基于PDM的适合于汽车行业的并行设计体系结构，并对其中的关键技术进行了探讨。     

好孩子：锂电池研制与销售并行

好孩子从刚开始以生产童车为主到现在已经是进入多元化发展的轨道,行业跨度很大,从童车到童装,再到篮球架,产品五花八门,去年产值达到26亿人民币,成为一家颇具实力的集团公司。从2004年起,好孩子进入锂电池的研发。     

面向对象的交通网络分布式仿真并行数据结构

采用面向对象设计思想和交通并行仿真建模理论，对交通网络分布并行仿真系统数据结构进行分析。通过C＋＋语言环境下类定义的方式建立交通网络各元素的对象，并分别对其成员变量与成员函数进行描述，准确表达交通网络节点与路段之间的关系。根据标准模板库函数建立交通网络仿真的共享并行数据结构，并利用SQL数据库技术进行并行数据结构的存取，以减少对内存资源的占用，方便各仿真单元对网络数据的同步访问。最后以24个交叉口组成的交通网络为例进行仿真，仿真结果表明，其速度提高了3．5倍。     

微观交通分布式并行仿真系统设计与效益分析

为了提高交通网络仿真的速度和效率,从挖掘交通网络仿真的并行性出发,设计了分布式并行仿真系统的结构和仿真算法,通过比较选择PVM(Parallel Virtual Machine)作为并行计算的编程环境,提出基于车辆数的网络分割算法和数据时钟同步的通讯方式,使并行仿真达到负载平衡。用程序执行时间、加速比、并行效率和可扩展性4个测度指标来评价算法的并行效益,并以24个交叉口组成的交通网络为例,应用设计的并行算法在不同处理器数目下进行仿真。试验结果显示并行仿真速度比串行仿真提高了3.5倍,因此,这种并行算法提高了交通网络仿真的速度和效率,为实现更大规模的交通仿真奠定了基础。     

基于FPGA先进加密算法(AES)的并行实现

讨论了AES算法的并行特性，提出在明分组和密钥分组都是128位的情况下，采用内部流水结构和并行密钥处理策略，在现场可编程门阵列上的一种并行的快速ASIC实现方案，并对整个系统的关键性能指标进行了讨论。     

AES算法的FPGA实现

讨论了高级加密标准AES的硬件高速实现，采用Xilinx公司SPARTANII结构的FPGA实现并进行加速。给出了两种AES并行加速方法，并提供了相应的AES速率的测试数据。