基于方向谱的短峰畸形波数值模拟研究

畸形波是海洋中存在的偶然性大波,其持续时间短但危害性极大,研究畸形波的生成及演化规律有重要的现实意义。基于方向谱,通过改进的相位调制方法,提出一种短峰畸形波的数值模拟方法,提高畸形波生成的概率,实现定时定点生成畸形波,并在 Matbab 语言环境实现数值仿真。仿真结果表明：改进的最大熵方法进行谱分析,与目标谱比对证明模拟结果吻合较好。     

基于MATLAB的矩阵变换器空间矢量调制策略仿真

首先简述了交一交矩阵变换器的工作原理及调制策略,然后分析了空间矢量调制策略的算法实现,着重讨论了矩阵变换器的建模与仿真．在此基础上建立了基于MATLAB的矩阵变换器仿真模型,并给出了仿真波形．仿真结果验证了模型及控制策略的正确性．     

空间电压矢量PWM过调制区连续控制方法研究

在分析过调制原理和特点的基础上,对过调制的控制方法进行了分析和研究．说明采用该方法可以对空间电压矢量PWM的输出电压进行连续和平滑的控制,直至达到六阶梯波工况时的最大值。试验结果表明,过调制区连续控制方法简单、高效、控制效果良好。     

基于粗糙度和调制分析的电机粗糙感排查与修改预测

针对电机在升速过程中听感上出现的粗糙感问题,首先从心理声学参数的客观计算出发,引入了基于Sottek听觉模型的粗糙度算法,实现心理声学参数计算指标与人耳粗糙度主观感知的映射。进而通过特征粗糙度分析、调制谱分析、傅里叶频谱分析等,细致地排查出电机出现粗糙感工况的具体调制频率和参与调制的阶次。最后通过声音虚拟修改和回放技术,对电机潜在的问题阶次进行虚拟修改并回放,实现潜在方案真实改进前的改进效果直观评估,从而缩短改进周期,降低改进风险。     

旋转调制式捷联惯导系统初始对准方案研究

初始对准技术是惯性导航的关键技术之一,其精度将直接影响导航精度。旋转调制式捷联惯导系统在一定的旋转方案下虽然可以将惯性组件的误差调制掉从而提高系统导航精度,但其初始对准的误差则不受调制,所以有必要对旋转调制式惯导系统的初始对准进行深入研究,确定适合旋转式捷联系统使用的对准技术和方案以进一步提高系统精度。文章对可应用于旋转调制式捷联惯导系统的三种对准方案做了研究分析并进行了仿真。结果显示,二位置对准方案可显著提高系统变量的可观测度,连续旋转方案对准精度最高,收敛速度最快,效果最好。     

变频装置中直流电压利用率的分析

在船用变频装置中,直流电压利用率是衡量调制方法优劣的重要标志之一.提高直流电压利用率可以提高逆变器的输出能力.本文讨论了几种常见调制方法的直流电压利用率,并进一步分析了200kW变频装置三电平SVPWM调制的直流电压利用率.     

光DQPSK在高速传输中三种调制码型的研究

采用DQPSK调制方式对NRZ,RZ和CSRZ3种码型进行调制,研究40 Gb/s高速传输系统中这3种不同类型的光信号。使用色散补偿方式对高速光纤传输系统进行200 kM的模拟仿真,比较不同码型的系统传输特性。分析表明CS-RZ-DQP-SK调制格式,在较宽的入纤功率范围内都能取得最小的眼图张开代价。     

多电平电力变换装置调制策略仿真研究

多电平变换技术因具有输出波形畸变小、器件电压应力低等优点成为实现大容量电力变换的关键.任何拓扑结构的多电平变换装置都必须采用相应的控制策略对其进行有效控制.文章分析了多电平变换装置调制策略的几种具体方法,指出了几种调制策略的优缺点,并对载波组调制法进行了仿真分析验证,给出了多电平载波调制自由度组合方法,对大容量电力电子变化装置调制策略选择具有参考意义.     

DC gain analysis of scaled CMOS op amp in Sub-100 nm technology nodes: A research based on channel length modulation effect

Metal-oxide-semiconductor field effect transistor (MOSFET) intrinsic gain degradation caused by channel length modulation (CLM) effect is examined. A simplified model based on Berkeley short-channel insulator-gate field effect transistor model version 4 (BSIM4) current expression for sub-100 nm MOSFET intrinsic gain is deduced, which only needs a few technology parameters. With this transistor intrinsic gain model, complementary metal-oxide-semiconductor (CMOS) operational amplifier (op amp) DC gain could be predicted. A two-stage folded cascode op amp is used as an example in this work. Non-minimum length device is used to improve the op amp DC gain. An improvement of 20 dB is proved when using doubled channel length design. Optimizing transistor bias condition and using advanced technology with thinner gate dielectric thickness and shallower source/drain junction depth can also increase the op amp DC gain. After these, a full op amp DC gain scaling roadmap is proposed, from 130 nm technology node to 32 nm technology node. Five scaled op amps are built and their DC gains in simulation roll down from 69.6 to 41.1 dB. Simulation shows transistors biased at higher source-drain voltage will have more impact on the op amp DC gain scaling over technology. The prediction based on our simplified gain model agrees with SPICE simulation results.