基于DSP的铁路信号识别技术

本文设计了一种基于DSP的铁路信号精确识别技术.它以数字信号处理芯片TMS320C6713为核心,能够完成铁路信号接收、识别、记录、统计分析和显示多个功能,满足铁路交通系统实时性和可靠性要求.     

铁路无线通信便携式话音记录与中继系统设计

基于铁路无线列调通信系统,研究并设计了一款便携式语音记录和中继设备,从而实现无缝接入铁路无线列调通信系统,使其网内所有无线网络设备中的模拟话音都转化为数字语音并以语音文件形式存储于SD存储卡上实现记录功能,还可以通过微机检索方式查询记录下来的语音文件.该设备还能在不影响网内其他设备正常工作的情况下,对接收到的有效信号进行再生放大,达到中继的目的,从而提高系统通信质量,增加系统通信距离.     

基于FPGA的数字相位调制系统的设计与实现

对2DPSK及QDPSK数字调制信号进行了分析,采用FPGA在QuartusⅡ环境下,利用VHDL语言及图形输入方式对调制系统进行了设计,用Ahera公司的芯片EP1 C3T144C-8为核心器件组建的系统进行了功能测试,得到了满意的验证波形．     

非正弦周期信号检测装置的开发

本文对基于DSP芯片的非正弦周期信号检测装置的研究与开发作了简要的介绍,给出了该装置硬件和软件的设计方法,对硬件各模块电路的工作原理都作了重点的讨论,同时给出了软件中断采样及通讯的流程图。目前该装置已完成试验并将投入使用。     

基于重复控制和瞬时值控制的数字化逆变电源的研究

本文采用TI公司的定点DSP-TMS320F240作为主控制器。对三相50Hz逆变电源采用了瞬时值反馈控制与重复控制相结合的控制方法,利用瞬时值反馈控制抑制基波扰动,提高系统的动态响应过程;利用重复控制抑制非线性负载下的电压波形畸变,提高了系统的静态性能,使逆变电源输出电压波形质量提高。     

FPGA设计中跨时钟域同步方法的研究

跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性.     

基于被动视觉的机车驾驶疲劳实时检测系统的研究

实时检测机车乘务员的疲劳程度,是提高机车运行安全的有效途径.本文提出一个基于被动视觉的车载机车驾驶疲劳时实检测系统.系统通过CCD摄像头获取驾驶状态下机车乘务员的图像,然后运用图象处理技术进行人脸检测、眼睛定位等处理,并提取眼睛的闭合度作为PERCLOS疲劳检测的依据.针对实时图像处理数据量大、运算复杂的特点,采用TMS230DM 6437作为核心处理器进行了硬件实现.实验表明,系统能准确实时地检测驾驶疲劳程度,具有较好的实用性.     

一种基于DSP的数字化UPS

讲述了以TI公司生产的数字信号处理器(DSP)TMS320F240为主控芯片的双变换在线式UPS数字化的设计方法,给出了比较详细的系统结构,建立了控制系统的数学模型,给出了相应控制器的设计,实验结果证明采用数字化控制的UPS具有良好的动态性能。     

Design of a Low Power DSP with Distributed and Early Clock Gating

A novel clock structure of a low-power 16-bit very large instruction word （VLIW） digital signal proces- sor （DSP） was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gating circuit in high speed circuit, a distributed and early clock gating method was developed on its instruction fetch ＆. decoder unit, its pipelined data-path unit and its super-Harvard memory interface unit. The core was im- plemented following the Synopsys back-end flow under TSMC （Taiwan Silicon manufacture corporation） 0.18-μm 1.8-V 1P6M process, with a core size of 2 mm × 2 mm. Result shows that it can run under 200 MHz with a power performance around 0.3 mW/MIPS. Meanwhile, only 39.7 % circuit is active simultaneously in average, compared to its non-gating counterparts.     

基于FPGA的内燃机车控制系统高速并行总线设计

介绍了利用FPGA来实现内燃机车控制系统高速并行总线的一种设计方案.详细阐述了它的结构、接口信号、功能模块以及寄存器.经过试验证明,此方案可以大大节省CPU的开销,提高系统整体的工作效率,满足系统的高实时性要求.