大鼠PER2基因RNAi慢病毒载体的构建及干扰效率的测定

目的构建及筛选有效干扰大鼠血管平滑肌细胞PER2基因的shRNA慢病毒载体,并测定其干扰效率。方法设计大鼠PER2的siRNA靶序列,插入慢病毒载体质粒pGLV-U6-EGFP中,构建pLentivirus-per2-rat表达重组体并转染至A7r5大鼠胸主动脉血管平滑肌细胞内,利用Real-time PCR方法检测PER2基因的mRNA表达水平,筛选有效沉默钟基因PER2表达的RNAi慢病毒载体。结果经电泳、基因测序证实插入的目的序列正确,有PER2表达,成功构建了pLentivirus-per2-rat表达重组体;转染慢病毒载体pLentivirus-per2-rat至A7r5大鼠胸血管平滑肌细胞,测定转染效率达70%;Real-time PCR检测PER2基因的mRNA相对表达量,筛选出有效干扰大鼠血管平滑肌细胞钟基因Per2表达的siRNA片段,使PER2mRNA表达量下调约84%。结论成功构建了大鼠PER2的RNAi慢病毒载体,为进一步研究时钟基因的功能奠定了基础。     

时钟同步技术及其在地铁综控系统中的应用

介绍当前城市地铁综控系统分层、分布式的特点,并指出保持全线站点时钟一致性的重大意义,分析当前世界上主要的GPS和NTP协议对时方式。最后针对地铁综控系统的网络拓扑结构和特点提出NTP协议和GPS相结合的时钟同步方案,测试结果证明这种混合对时方案基本可以满足地铁综合监控系统对时钟同步的要求,具有一定的应用价值。     

辽宁省高速公路通信系统传输网络结构现状分析

通信系统作为辽宁省高速公路工程的重要组成部分,是辽宁省交通专用通信网的基础平台。对辽宁省干线传输网络系统、接入传输网络系统、时钟同步系统的网络结构进行了介绍和分析,结果表明,辽宁省高速公路通信系统网络布局合理、结构清晰。     

基于实时时钟的船用导航雷达硬件设计

在介绍实时时钟电路在船用导航雷达上应用的基础上,提出单片机内部实时时钟电路的设计。通过对实时时钟电路中匹配电容、负性阻抗等的计算和实际测试,保证实时时钟电路的稳定起振和可靠运行。此设计方法同样适用于其他对成本较敏感的嵌入式系统的实时时钟设计。     

在西学语境下构建中国本土叙事话语——《从文本到叙事》所彰显的意义与可能性

现代文学以降,本土文学的创作实践与叙事话语多受西方叙事学理论的影响.中国古典叙事与西方现代文学的语境和传统完全不同,因此西学语境很难对照本土文学话语.鉴于此,深入中国叙事文学的肌理,梳理小说叙事的根脉,正本清源,构建本土叙事学话语体系,对于本土叙事学研究和文学实践具有重要的价值.《从文本到叙事》作为本土叙事学研究的显著...     

考虑大型活动影响下的路网改造优化模型及算法

由于城市交通需求在日常和大型活动期间有较大差异,建立考虑大型活动影响下的路网改造一主多从双层规划优化模型,上层规划以城市路网改造成本和改造后路段饱和度最小为目标确定路段改造能力,下层规划分别考虑日常和大型活动两种交通需求下的用户均衡模型,并设计了基于混沌的模拟退火求解算法. 算例分析中,路网改造前的饱和路段比率分别为8.3％和41.7％;同时考虑日常和大型活动两种交通需求改造后,饱和路段比率分别为0和8.3％;单独考虑日常交通需求改造后,饱和路段比率分别为8.3％和33.3％. 这表明同时考虑两种需求改造后的路网能更有效地缓解交通拥堵.     

FPGA设计中跨时钟域同步方法的研究

跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性.     

Design of a Low Power DSP with Distributed and Early Clock Gating

A novel clock structure of a low-power 16-bit very large instruction word （VLIW） digital signal proces- sor （DSP） was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gating circuit in high speed circuit, a distributed and early clock gating method was developed on its instruction fetch ＆. decoder unit, its pipelined data-path unit and its super-Harvard memory interface unit. The core was im- plemented following the Synopsys back-end flow under TSMC （Taiwan Silicon manufacture corporation） 0.18-μm 1.8-V 1P6M process, with a core size of 2 mm × 2 mm. Result shows that it can run under 200 MHz with a power performance around 0.3 mW/MIPS. Meanwhile, only 39.7 % circuit is active simultaneously in average, compared to its non-gating counterparts.     

城市轨道交通电力监控系统时钟同步方式探讨

介绍了城市轨道交通电力监控系统及其高实时性要求;通过对比分析,得出了适宜于城市轨道交通电力监控系统的时钟同步方式.