全文获取类型
收费全文 | 1784篇 |
免费 | 85篇 |
专业分类
公路运输 | 308篇 |
综合类 | 476篇 |
水路运输 | 292篇 |
铁路运输 | 722篇 |
综合运输 | 71篇 |
出版年
2024年 | 1篇 |
2023年 | 6篇 |
2022年 | 32篇 |
2021年 | 43篇 |
2020年 | 44篇 |
2019年 | 38篇 |
2018年 | 33篇 |
2017年 | 60篇 |
2016年 | 61篇 |
2015年 | 75篇 |
2014年 | 171篇 |
2013年 | 111篇 |
2012年 | 176篇 |
2011年 | 157篇 |
2010年 | 117篇 |
2009年 | 125篇 |
2008年 | 113篇 |
2007年 | 143篇 |
2006年 | 110篇 |
2005年 | 93篇 |
2004年 | 46篇 |
2003年 | 28篇 |
2002年 | 15篇 |
2001年 | 18篇 |
2000年 | 9篇 |
1999年 | 11篇 |
1998年 | 6篇 |
1997年 | 5篇 |
1996年 | 7篇 |
1995年 | 4篇 |
1994年 | 5篇 |
1993年 | 4篇 |
1992年 | 1篇 |
1988年 | 1篇 |
排序方式: 共有1869条查询结果,搜索用时 0 毫秒
451.
A novel method to extract multiple input and multiple output (MIMO) chaotic signals was proposed using the blind neural algorithm after transmitting in nonideal channel. The MIMO scheme with different chaotic signal generators was presented. In order to separate the chaotic source signals only by using the sensor signals at receivers, a blind neural extraction algorithm based on higher-order statistic (HOS) technique was used to recover the primary chaotic signals. Simulation results show that the proposed approach has good performance in separating the primary chaotic signals even under nonideal channel. 相似文献
452.
本文针对车用车速传感器的采集信号处理电路部分提出了一种硬件实现的方法,并运用C语言和keilc软件进行了软件的编程和仿真模拟,设计的采集信号处理电路具有很好的实时跟踪特性。 相似文献
453.
李恒 《铁路通信信号工程技术》2021,(3):29-32
介绍ZPW-2000A移频脉冲轨道电路的工作原理,从解决分路不良、绝缘破损检查、防止绝缘节烧损3方面体现该新型轨道电路的技术优势.结合兰州西站存车场轨道电路的工程设计经验,重点研究该新型轨道电路系统与ZPW-2000A轨道电路系统之间的差异,以期对相关铁路工程设计起到一定的借鉴作用. 相似文献
454.
455.
李国杰 《广东交通职业技术学院学报》2007,6(1):35-37
文中研究了VOLVO B230F发动机在怠速工况下,通过改变空气流量传感器信号电压的大小,并且实时监测发动机功率、油耗、废气等相关数据的变化,从而研究空气流量传感器信号对发动机性能的影响。 相似文献
456.
武警部队“处突”时,如何在不给城市正常交通带来很大影响的条件下,选择最优路径,在最短的时间内安全到达指定地点的问题值得研究。在分析连通可靠度的基础上,建立了最优路径选择的路段阻断风险效用函数及算法,并基于MapInfo平台,利用VB编程实现了最优路径选择。此外,还对如何通过控制红绿灯来代替传统的交通管制进行了探讨。对提高应急交通保障水平有一定作用。 相似文献
457.
458.
459.
A novel clock structure of a low-power 16-bit very large instruction word (VLIW) digital signal proces- sor (DSP) was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gating circuit in high speed circuit, a distributed and early clock gating method was developed on its instruction fetch &. decoder unit, its pipelined data-path unit and its super-Harvard memory interface unit. The core was im- plemented following the Synopsys back-end flow under TSMC (Taiwan Silicon manufacture corporation) 0.18-μm 1.8-V 1P6M process, with a core size of 2 mm × 2 mm. Result shows that it can run under 200 MHz with a power performance around 0.3 mW/MIPS. Meanwhile, only 39.7 % circuit is active simultaneously in average, compared to its non-gating counterparts. 相似文献
460.