排序方式: 共有39条查询结果,搜索用时 62 毫秒
11.
在分析m序列优选对的基础上,利用有限域法寻找一对优选对序列,采用VHDL语言实现一平衡GOLD序列,构造GOLG序列发生器.给出了流程图及仿真波形;通过EP1C3T144C-8芯片得到了较理想的测试波形,验证了该方法的可行性. 相似文献
12.
在研究分析高级加密标准(AES Rijndael)算法原理的基础上设计算法各部分实现的具体方法;采用超高速集成电路硬件描述语言(VHDL)完整地实现该算法,并在Quartus Ⅱ 5.1仿真环境中进行仿真,仿真结果表明,基于现场可编程门阵列(FPGA)实现的Rijndael算法能满足基于通信的列车控制(CBTC)系统对信息安全性和实时性的要求. 相似文献
13.
HDB3编译码器的优化设计与实现 总被引:1,自引:0,他引:1
针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.在QuartusⅡ5.1下的仿真结果表明,提出的编译码方法具有消耗资源少、工作速度快的优点,与现有方法相比,编码和译码占用的逻辑单元数分别减少25%和40%,扇出数分别减少29.4%和50.9%.经实际测试,编译码器功能正确,可用于实际电路中. 相似文献
14.
基于FPGA的自动化集成平台搭建 总被引:1,自引:0,他引:1
设计并搭建了数字电路自动化集成平台,直接完成从电路图protel网络表向VHDL语言描述的对应转化,并通过可编程逻辑器件进行集成取代原电路的分立数字逻辑器件。该设计适用于缺乏技术资料的进口武器装备指控系统电路板集成优化。protel网络表提供了相应电路的元件信息和信号传递信息。设计算法,分四步依次提取待集成电路数字逻辑部分的网络表,对应VHDL语言描述的信号定义和端口定义,元件例化定义和信号赋值。通过xilinx ISE软件综合结果验证转化的正确性,对分立的原逻辑器件进行功能仿真验证和时序仿真验证。生成比特流文件对FPGA进行配置,进行实验验证。目前已完成某指控系统文件编辑电路板的集成,证明了设计的有效性。 相似文献
15.
提出一种新的相位重合检测技术测量频率,相位重合检测技术是用被测信号和标频信号的相位重合点来触发测量闸门,使测量闸门信号不仅与被测信号,而且与标频信号都同步,这种方法消除了一般测频系统中的±1字的误差,并且实现宽频率范围内的高精度测量。 相似文献
16.
Moore型有限状态机的VHDL设计与资源利用研究 总被引:3,自引:0,他引:3
吴蓉 《兰州交通大学学报》2003,22(1):90-93
根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型,时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除“毛刺”,提高资源利用率和速度等方面对三种方法进行了比较,通过开发工具Max plusⅡ的编译和功能仿真,验证了方法的合理性和通用性。 相似文献
17.
18.
介绍了VHDL的特点和应用;以自动售货机的设计为例,详细说明了其实现过程,并给出了实现代码和时序仿真波形。 相似文献
19.
对2DPSK及QDPSK数字调制信号进行了分析,采用FPGA在QuartusⅡ环境下,利用VHDL语言及图形输入方式对调制系统进行了设计,用Ahera公司的芯片EP1 C3T144C-8为核心器件组建的系统进行了功能测试,得到了满意的验证波形. 相似文献
20.
介绍了VHDL语言和可编程逻辑器件(PLD)及其在电力机车控制电路中的应用,以简化控制电路板和实现网络控制。 相似文献