一种数字电路测试向量自动生成系统的研究

描述用于组合电路和同步时序电路测试数据的自动产生的数字电路测试向量自动生成系统.该系统通过录入用户的电路网表文件对被测数字电路(CUT)进行分析,按故障模型自动生成CUT的故障集,并自动推导该故障集的测试集,然后通过故障模拟计算出该测试集的故障覆盖率,产生相应的故障字典.以自动生成软件代替人工分析方法,提高了故障诊断的效率和质量,对我军的电子装备保障有着重要的军事和经济意义.     

Verilog模拟器模拟结果文件的分析及其应用

随着EDA技术的日益成熟,它的应用已不再局限于电子系统的设计本身,而是渗透到了其他领域。它的逻辑模拟功能在数字系统的自动测试方面的应用尤为突出。本文对我所Cadence系统的Verilog逻辑模拟器与外界的接口及其模拟结果文件的组成和格式进行了分析,并给出了一个应用实例,利用Verilog的模拟功能,用软件方法生成了测试系统诊断数据。