基于CPLD的数字示波器设计

基于编程逻辑器件CPLD进行数字示波器设计,系统硬件设计选用Altera公司的EPM240型芯片,软件系统使用QuartusⅡ进行设计,整个系统在一个芯片上实现。信号通过快速的ADC进行采集,采集的数据通过CPLD进行存储和处理。测试结果表明,此系统集成度高,测量精确,便于在线升级,具有很大的市场空间。     

基于FPGA的时钟数据恢复电路的研究和设计

本文设计了一种利用FPGA的可编程输入延时单元(IDELAY)和锁相环输出同频多相时钟结合的8倍过采样高速时钟数据恢复电路。采用滑动窗口模式匹配的方法检测数据跳变边沿,消除了数据毛刺的干扰,并采用最佳采样相位正负调整的方法,吸收最佳采样相位突变,同时保留对输入信号的跟踪性能。通过仿真验证使用Cyclone II芯片最高工作频率可以达到300MHz。在SMT-1光口实测具有较高的抖动容限。     

基于FPGA的FFT处理器设计

随着数字技术的快速发展,数字信号处理已深入到各个领域。在数字信号处理中,许多算法如相关、滤波、谱估计、卷积等都可通过转化为离散傅立叶变换（DFT）实现,从而为离散信号分析在理论上提供了变换工具。但DFT计算量大,实现困难。快速傅立叶（FFT）的提出,大大减少了计算量,从根本上改变了傅立叶变换的地位,成为数字信号处理中的核心技术之一,广泛应用于雷达、观测、跟踪、高速图像处理、保密无线通信和数字通信等领域。目前,硬件实现FFT算法的方案主要有：通用数字信号处理器（DSP）、FFT专用器件和现场可编程门阵列（FPGA）。