| FPGA可测性设计研究 |
| |
| 引用本文： | 江海航.FPGA可测性设计研究[J].舰船电子工程,2009,29(1):186-189. |
| |
| 作者姓名： | 江海航 |
| |
| 作者单位： | 武汉数字工程研究所,武汉,430074 |
| |
| 摘 要： | 提出了FPGA芯片CLB模块的向量级连测试、内建自测试和互连资源内建自测试等可测性设计方法，在保证测试覆盖率的同时通过优化测试程序控制测试代价增长。
|
| 关 键 词： | 可测性设计 故障模型 内建自测试 |
Research on FPGA Mensurability Design |
| |
| Jiang Haihang.Research on FPGA Mensurability Design[J].Ship Electronic Engineering,2009,29(1):186-189. |
| |
| Authors: | Jiang Haihang |
| |
| Institution: | Wuhan Digital Engineering Institute;Wuhan430074 |
| |
| Abstract: | This paper presents vector measurement of CLB,BIST of CLB and internet resource,which improves measurement coverage and reduces costs of measurement program. |
| |
| Keywords: | measurement design fault model BIST |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
