Verilog模拟器模拟结果文件的分析及其应用 |
| |
作者姓名: | 陆华廷 陈护勋 |
| |
作者单位: | 武汉数字工程研究所,武汉数字工程研究所 武汉74223信箱6分箱 430074,武汉74223信箱6分箱 430074 |
| |
摘 要: | 随着EDA技术的日益成熟,它的应用已不再局限于电子系统的设计本身,而是渗透到了其他领域。它的逻辑模拟功能在数字系统的自动测试方面的应用尤为突出。本文对我所Cadence系统的Verilog逻辑模拟器与外界的接口及其模拟结果文件的组成和格式进行了分析,并给出了一个应用实例,利用Verilog的模拟功能,用软件方法生成了测试系统诊断数据。
|
关 键 词: | EDA 逻辑模拟 诊断数据 |
本文献已被 CNKI 等数据库收录! |
|