用于存储器容错的纠,检单向字节错误码的设计

逻辑电路设计，关键是逻辑功能的实现和可靠性，本文设计了一种纠、检单向字节错误的计算机容错存储子系统，和ＲＳ码等用于纠字节错误码相比，在纠、检单向字节错误时，具有更高的编码效率和码率，便于软、硬件实现和在片集成。