Moore型有限状态机的VHDL设计与资源利用研究 |
| |
引用本文: | 吴蓉.Moore型有限状态机的VHDL设计与资源利用研究[J].兰州铁道学院学报,2003,22(1):90-93. |
| |
作者姓名: | 吴蓉 |
| |
作者单位: | 吴蓉(兰州铁道学院,信息与电气工程学院,甘肃,兰州,730070) |
| |
摘 要: | 根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型,时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除“毛刺”,提高资源利用率和速度等方面对三种方法进行了比较,通过开发工具Max plusⅡ的编译和功能仿真,验证了方法的合理性和通用性。
|
关 键 词: | 资源利用 EDA VHDL Moore型有限状态机 数字系统设计 逻辑控制 |
文章编号: | 1001-4373(2003)01-0090-04 |
修稿时间: | 2002年11月2日 |
Research on Moore Type FSM'S VHDL Design Method and Resourse Utilization |
| |
Abstract: | |
| |
Keywords: | EDA VHDL |
本文献已被 维普 等数据库收录! |