|
|||||
|
|
| 超前进位加法器的延迟时间公式与优化设计 | |
| 引用本文： | 王礼平,王观凤.超前进位加法器的延迟时间公式与优化设计[J].武汉理工大学学报(交通科学与工程版),2004,28(4):585-588. |
| 作者姓名： | 王礼平 王观凤 |
| 作者单位： | 中南民族大学电子信息工程学院,武汉,430074 |
| 基金项目： | 国家民委科研基金项目资助(批准号:990101) |
| 摘 要： | 从门电路标准延迟模型出发，在超前进位加法器单元电路优化的基础上，给出了超前进位加法器延迟时间公式，阐明了公式中各项的意义．推导出模块延迟时间公式、最大级联数Km(max)、最优分组方案等重要结果．并与功耗、面积约束一起，归纳出超前进位加法器的优化设计规则． |
| 关 键 词： | 超前进位加法器 延迟时间公式 设计规则 优化设计 |
| 修稿时间： | 2004年3月5日 |
Delay Time Formulae and Optimizing Design of Carry Lookahead Adders |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |