|
|||||
|
|
| 基于FPGA的时钟数据恢复电路的研究和设计 | |
| 引用本文： | 任全会,赵雨虹.基于FPGA的时钟数据恢复电路的研究和设计[J].郑州铁路职业技术学院学报,2011,23(3):26-28. |
| 作者姓名： | 任全会 赵雨虹 |
| 作者单位： | 郑州铁路职业技术学院,河南郑州,450052 |
| 摘 要： | 本文设计了一种利用FPGA的可编程输入延时单元(IDELAY)和锁相环输出同频多相时钟结合的8倍过采样高速时钟数据恢复电路。采用滑动窗口模式匹配的方法检测数据跳变边沿,消除了数据毛刺的干扰,并采用最佳采样相位正负调整的方法,吸收最佳采样相位突变,同时保留对输入信号的跟踪性能。通过仿真验证使用Cyclone II芯片最高工作频率可以达到300MHz。在SMT-1光口实测具有较高的抖动容限。 |
| 关 键 词： | FPGA 时钟数据恢复 采样 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |