分支图在时序逻辑电路设计中的应用

首先以序列检测器为例，分析了时序逻辑电路的设计过程，指出求最简状态图是其主要困难之一，并讨论了如何定义最简状态和利用分支图求出状态图的方法，其次，讨论了使用计算机辅助设计的可能性，指出采用分支图法可以使计算机求状态图的工作量由无穷高阶降低到二阶，最后指出，分支图法也适用于其他有输入信号的时序逻辑电路的设计。