Ku波段低相噪频率源的设计与仿真

结合直接数字频率合成(DDS)和锁相环(PLL)技术完成了Ku波段低相噪跳频源的设计.此设计采用双路DDS输出,使频综器在DDS频带内实现脉间随机捷变,在PLL频带内实现脉冲串间跳变.论文通过软件仿真重点分析了系统杂散、相位噪声和跳频时间等频率源关键指标,验证了方案的可行性.     

基于DDS和PLL的频率合成器的设计与实现

以当前的无线电系统中广泛采用的直接数字频率合成技术（DDS）以及锁相频率合成技术（PLL）为基础，提出一种将这两种频率合成技术结合在一起以提高频率合成器的指标的方法，并以AD公司的AD9854（DDS）和ADF4360（PLL）为例，提出了工程上的解决方案。     

应用于X波段雷达的DDS频率合成器

近十几年来，随着数字技术的发展，直接数字频率合成（DDS）技术迅速发展为主要的频率合成技术之一。将DDS的高分辨率及快速转换时间特性与PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来，用DDS激励PLL的方法，可设计高性能的雷达频率合成器，满足现代体制雷达的要求。从实际应用出发，给出一种较为成功的设计方法。     

基于AD9956芯片的雷达频率合成器设计

结合DDS和PLL的技术优点,采用DDS＋PLL环外混频的组合方式,以AD9956芯片为核心设计了一种高性能的雷达频率合成器,着重阐述了核心芯片的性能、结构及使用方法,以及控制程序设计方法,并对频率合成器的性能进行了分析。     

基于DDS技术的无线测距信号源设计

为了提高测距信号频率的稳定性，减小频率不稳引起的测距误差，将DDS（Direct Digital Synthesis，直接数字频率合成）技术应用到连续波相位式无线测距系统的信号源设计中。设计以DDS芯片AD9850为核心的测距信号源，给出具体的软、硬件实现方法。测试结果表明，采用DDS技术设计的测距信号源与基于PLL（Phase Lock Loop，锁相环）的信号源相比，具有频率稳定度高，频率切换速度快，相位噪声低等优点。     

一种短波数字收信机的频率合成器的实现方法

频率合成技术是短波收信机的重要技术之一。从频率合成的基本原理出发，通过比较分析各种合成器的实现方案，选择DDS＋PLL方案作为文章所介绍的短波数字收信机的频率合成器的实现方法。详细阐述实现该频率合成器所采用的关键技术，通过实际测试和对比对该方案进行评估。     

X波段跳频微波接收机的设计

文章介绍了一个X波段具有本振跳频功能的微波接收机的设计、研制和调试。文章首先对接收链路的指标进行了分析和计算,其次结合直接数字频率合成（DDs）和锁相环（PLL）技术完成了X波段跳频本振源的设计,重点分析了跳频本振源的低相噪、低杂散设计方法,通过软件仿真给出了环路跳频时间。最后对样机的测试结果表明,该方案接收机主要技术指标满足工程要求。     

一种新型涡流传感器激励信号源的设计

在涡流检测系统中,涡流传感器需采用正弦或脉冲等信号加以激励,激励信号源是影响系统性能的关键部件之一.在介绍了直接数字合成(Direct Digital Synthesis,DDS)基本原理的基础上,设计了一种基于DDS技术的新型涡流激励信号源,它以高速单片机和复杂可编程逻辑器件为核心控制器,在波形存储器、D/A转换器、低通滤波器、触摸屏等外围模块的配合下,可产生频率、相位等参数可控的激励信号.实验表明,该信号源可产生任意波形激励信号,工作性能稳定,参数调节方便,能较好地满足涡流检测对激励源提出的要求.     

IC-725A短波电台本振频率的高稳定度改进

在短波信道探测中,收发系统的本振频差对多普勒频移的测量至关重要.针对短波信道探测系统中IC-725A短波电台原有本振频偏较大的问题,采用锁相环（PLL）频率合成技术,利用铷时钟提供基准参考频率,对IC-725A短波电台的本振信号源进行高稳定度改进.给出PLL中鉴相器（PD）、环路低通滤波器（LF）的设计方案,并用电路实现.研究并给出一种在不影响电台总体性能的情况下将PLL输出的高稳定度本振信号注入到电台中的方法.实验测试结果表明,改造后两部IC-725A短波电台的本振信号的频差在10-4 Hz数量级,完全能满足短波信道探测对电台本振频率精度的要求.     

基于FPGA的DDS信号源设计及误差分析

介绍直接数字频率合成（DDS）技术的原理，给出一种利用FPGA和DAC转换器的实现方案。这种方案具有频率分辨率高、设计简单、输出灵活等特点，是实现DDS的一种理想方案。给出DDS的误差分析，并且根据误差的产生原因提出了一些应对办法，试验表明，输出的波形效果良好。     

基于ADS的锁相环瞬态响应仿真

在使用ADS(Advanced Design System)软件搭建了对锁相环的瞬态响应仿真的平台后,对分频比改变和参考频率相位抖动时的输出响应进行仿真,得到输出响应的各种指标,并进行了分析.此仿真技术可为锁相环的设计分析提供参考.     

L波段宽带频率捷变频率综合器设计

通过对频率合成方式进行分析，提出了一种新颖的L波段宽带频率捷变频率综合器设计方案。利用DDS电路产生的窄带频率捷变信号与数字锁相环电路产生的宽带跳频信号有机结合，并通过混频器及滤波器的合理设计，实现了宽带频率捷变。L波段宽带频率捷变频率综合器取得良好的实际工程应用效果，并对其它频率综合器的设计具有较高的参考借鉴价值。     

C波段低相噪频率源的设计

介绍基于DRO（Dielectric Resonator Oscillator）技术的低相噪微波频率源,由于DRO的高Q值其相比于锁相环（PLL）技术具有更低的相位噪声,用低温度系数的介质谐振器,有效地改善了振荡器的频率温度稳定性.同时减小介质谐振器与微带线之间的耦合度,能进一步改善相位噪声.论文设计的输出频率为4GHz的DRO在频偏10KHz处相位噪声-122dBc/Hz,输出功率8.5dBm,二次谐波抑制-42dBc,证明了其在低相位噪声频率源应用上的优势.     

DDS原理及在高速跳频系统中的应用

介绍了数字频率合成器(DD6)的基本工作原理，并简要分析了基于DDS器件的频率合成方案，最后介绍了高性能DDS芯片AD9854的主要功能，并给出一种基于AD9854的高速跳频频率合成器设计方案。     

一种基于DDS技术的雷达信号模拟器设计

对雷达信号模拟器的几种实现方法进行了分析比较,针对传统方法难以兼顾快速频率切换与高精度频率合成的难题,提出了一种采用DDS技术,能产生高密度、多种体制雷达信号的射频信号产生器,重点介绍了模拟器的核心单元——宽带频率源、脉冲描述字产生单元的实现方法,最后介绍了本设备在雷达信号环境模拟中的应用方式。     

基于锁相解调的硅微谐振陀螺检测电路研究

给出一种硅微谐振式陀螺仪的结构，分析双端音叉谐振器（DETF）振动稳态信号的特性，研究其频谱分布。当调制系数β≤1时，可从稳态振动信号ωr0＋ωnr频率分量中提取被测信号信息。设计一种基于锁相（PLL）解调的硅微谐振陀螺检测电路方案，分析其解调原理，并利用Matlab进行仿真，结果验证了方案的可行性。