排序方式: 共有2条查询结果,搜索用时 0 毫秒
1
1.
2.
基于一款嵌入式以太网控制芯片,对不同电路采用不同的低功耗DFT测试技术,以获得较低的测试成本和测试功耗:对于数字逻辑电路,采用了基于扫描链的测试技术,实现了减少翻转次数的测试电路结构;对于片内集成的SRAM、ROM存储器,采用了基于MBIST的测试技术,通过实现准单跳变测试向量生成电路,屏蔽掉无用的测试向量;同时,采用门控时钟等方法来降低CUT输入端的活动性,从而降低CUT上的动态测试功耗;通过采用这些测试方法,该芯片的故障覆盖率可达到97%。 相似文献
1