EDA设计中流水线技术的应用 |
| |
引用本文: | 蒋伟荣.EDA设计中流水线技术的应用[J].湖北汽车工业学院学报,2000,14(1):38-41. |
| |
作者姓名: | 蒋伟荣 |
| |
作者单位: | 湖北汽车工业学院电气工程系.湖北十堰 442002 |
| |
摘 要: | 本文介绍流水线技术在超大规模集成电路 FPGA和 CPLD设计中的应用 ,文中对给出的例子进行了仿真 ,并给出了比较结果。
|
关 键 词: | FPGA CPLD 流水线技术 |
文章编号: | 1008-5483(2000)01-0038-04 |
修稿时间: | 2000年1月2日 |
Application of Pipeline Technique in EDA Design |
| |
Abstract: | This paper discusses the application of pipeline technique which is used in very large scale integrated circuit such as FPGA and CPLD.An example is given and the result is also discussed in this paper. |
| |
Keywords: | FPGA CPLD |
本文献已被 维普 万方数据 等数据库收录! |