共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
为了实现高灵敏度的软件接收机,提出了一种基于UKF的GPS L1 C/A码微弱信号跟踪算法.该算法使用UKF实现了微弱信号的L1 C/A码和载波跟踪.通过构建模型,建立方程,并通过采用仿真噪声干扰下的微弱GPS C/A 中频信号对该算法进行实验性能分析.仿真实验结果表明,UKF算法可以实现对载波相位跟踪、载波频率跟踪以及码相位跟踪性能的改善,并且大大简化了计算的复杂度,具有较高的跟踪灵敏度和精度,是一种适合软件接收机实现的算法. 相似文献
3.
4.
在GPS软件接收机的跟踪环路,本地码产生、载波产生、相关积分这三个耗时最多的部分中,本地微调生成载波最为耗时,所用时间占整个信号跟踪处理时间的近一半[1]。为了能提高卫星跟踪速度,快速、准确地提取导航数据,达到软件接收机实时性的要求,在对传统GPS软件接收机跟踪算法分析、研究的基础上,提出一种基于载波的二进制存储,通过查表调用解决GPS软件接收机跟踪信号时间中耗时的载波的产生问题的方法。采用预存微调的本地载波二进制数据的方法,可以直接载入载波数据然后查表调用这些数据,免去了每次跟踪循环中产生微调的载波所耗费的时间,成功消除跟踪环路中载波产生的时间,使跟踪的速度提高了一倍。通过用GPS实测数据进行实验,对这种方法进行了验证并对实际的运行结果和性能做了分析,实验结果表明,在保证跟踪性能不降低的前提下,采用预存查表的方法能够有效消除载波产生耗时较多的问题,可以快速准确的实现了对GPS信号的跟踪。提出的这种预存查表的算法作为一种新的产生载波优化方法,在GPS软件接收机实时性方面有着较好的参考价值。 相似文献
5.
6.
数字COSTAS环的原理与设计 总被引:1,自引:0,他引:1
载波同步是接收机系统中的一个重要问题,而Coatas环不仅能载波跟踪,而且能直接解调出信息。本文介绍了数字Costas环原理,并对环路参数进行了详细的分析,指出了影响环路性能的关键因素,最后通过仿真验证了相关结论。 相似文献
7.
8.
9.
为深入分析电离层强闪烁对导航接收机可用性性能的影响,通过构建电离层强闪烁的统计模型,并将该模型通过软件接收机捕获、跟踪环路,经过量化数值仿真分析,得出强闪烁对导航接收机载波相位、载噪比以及码相位的影响,接收机载噪比出现的快速衰落将显著地影响接收机对可见信号的捕获跟踪性能。对比分析无闪烁和强闪烁条件下对接收机可用性能够得出,强闪烁条件破坏了可见星座的跟踪持续性,造成可见测距的失锁,严重影响了可用性能。 相似文献
10.
传统水下航行器水下信号分布不规则,容易造成传统信号跟踪系统对航行器信号接收的强度较差。为此设计了嵌入式无人水下航行器的信号跟踪系统。通过建立航行器信号处理模块,对无线接收的水下信号,进行数字高频化处理和高强度串口输出;通过对载波信号频域值域的精密计算,实现载波伪随机码和载波的粗同步。利用Costas锁相环和锁频环建立载波相位频率跟踪模块,接收经过算法处理的高精度定位信号,实现信号捕获并进入跟踪状态。实验证明,设计的信号跟踪系统接收到的航行器跟踪定位信号强度比传统跟踪系统信号强度更高。 相似文献
11.
GPS接收机通过测量伪距进行载体位置的解算,而伪距测量精度与接收机的码延迟锁相环带宽有关。为了提高GPS接收机伪距测量精度,通常采用INS辅助、码/载波跟踪环技术。根据以C/N0为基础的伪距测量方差,分析INS辅助GPS接收机原理,研究INS辅助对接收机伪距测量精度的影响。在复杂电磁环境下,INS辅助GPS接收机是组合导航发展的方向,特别是紧耦合INS/GPS组合模式。 相似文献
12.
13.
研究了GPS软件接收机的捕获和跟踪算法,并在matlab平台上实现了GPS软件接收机,实现了快速的基于循环卷积的并行捕获算法,得到了可见卫星的初始相位和多普勒频移。使用了超前滞后环和对相位反转不敏感的科斯塔斯环分别对码相位和多普勒频移进行跟踪,成功解调出导航电文。 相似文献
14.
15.
16.
提出一种基于扩展卡尔曼滤波的GPS信号跟踪方法,通过扩展卡尔曼滤波器,得到基于相干积分支路的滤波模型,有效地削弱常规GPS跟踪环路中的跟踪误差,增强接收机的抗干扰性能,提升其在信号较弱位置下环路的跟踪性能,对加入惯性信息条件下惯性信息对系统所产生的影响做了相应的分析研究。通过仿真对比结果可以知道:当处于弱信号条件时,与通常用到的GPS信号跟踪方式相比,基于扩展卡尔曼滤波的信号跟踪算法可以有效提升跟踪的精度。 相似文献
17.
随着通信技术的不断发展,极化码因其简洁的线性编码方式和优越的译码性能而在现代通信中占据重要地位,对极化码的译码器研究则具有极其重要的现实意义。论文研究极化码的编译码算法,并对SCS译码算法进行详细分析,提出了一种SCS译码器的FPGA实现方案。采用适于硬件实现的最小和算法和合理的量化方案,大胆提出双FIFO有序堆栈结构和单计算单元LLR计算结构的硬件设计,并设计合理的反馈模块以简化计算步骤。使用Verilog HDL语言在QuartusⅡ上进行模块编写后,调用Modelsim进行仿真,在系统时钟频率为600MHz的情况下,译码器的吞吐率可达12.49Mbps,资源利用率仅为4%。 相似文献
18.
19.