可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题：快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

基于联合迭代译码的LDPC编码协作系统

为提高系统性能,提出了分别采用正规LDPC(low-density parity-check code)和非正规系统LDPC码的编码协作通信系统,并给出了用于源节点和中继点的双LDPC码的构造方法.导出了基于双LDPC码的总体校验矩阵,据此校验矩阵给出了相应的双层结构Tanner图,目的点采用基于该双层结构Tanner图的联合迭代译码新算法译码.理论分析和数值模拟表明,在相同条件下,理想LDPC编码协作系统的性能明显优于编码非协作系统的性能,当误比特率为10-5、译码迭代10次时,理想正规LDPC码和非正规系统LDPC码编码协作系统较相应的编码非协作系统分别具有1.0和0.6 dB增益.     

基于Simulink的LDPC码仿真研究

在传统LDPC的构造方法基础上,提出了一种具有满秩特点的校验矩阵构造算法,在AWGN信道下结合Simulink进行了系统级仿真。结果表明,新的校验矩阵构造出的LDPC码系统性能优于Galager构造的LDPC码系统性能,LDPC码的短码误码性能劣于长码,LDPC码的码率越高性能越低,LDPC译码增加迭代次数后性能提升。     

Turbo码SOVA译码器的系统仿真及性能分析

主要分析了3GPP标准中Turbo码采用SOVA译码器的译码性能。3GPP标准中给出了1／3Turbo码的编码结构和交织器设计方案，但未能给出译码方案。作者对帧长为4000bit的Turbo码，采用了SOVA译码器进行建模仿真。比较了SOVA译码器与MAX—LOG—MAP译码器译码的性能和实现复杂度。本文作者认为，从综合算法的性能、计算复杂度和时延等方面来考虑，SOVA译码器作为Turbo码的译码是一个比较好的选择。     

[23,12,7]Golay码的改进译码算法

Ｍａｒｉｏ Ｂｌａｕｍ，Ｊｅｈｏｓｈｕａ Ｂｒｕｃｋ提出了一种基于［２３，１２，７］Ｇｏｌａｙ码校验矩阵“设计”特性的译码算法，和其它的Ｇｏｌａｙ码译码算法相比，这种译码算法的复杂度最小，但它不便于用集成器件实现和不便于完全集成化。作者对该算法进行了改进，使其易于集成实现；同时使［２３，１２，７］Ｇｏｌａｙ码译码算法进一步简化。对其复杂度分析证明，当误码率≤１０％时，作者所设计的译码算法优于其它译     

基于Simulink的Turbo码系统仿真

在Turbo码编码、译码基本理论和结构的基础上,提出了一种用Simulink构建的Turbo码编、译码可控仿真模型,并在BPSK(binary phase-shift keying)调制的高斯白噪声信道(AWGN)中进行了系统建模和仿真实验.通过研究Turbo编码、卷积编码和无信道编码方案仿真系统的BER(bit error rate)性能,结果表明,所提出的Turbo编码的误码率优于其他2种方案1个数量级以上,尤低信噪比时更具优势.     

高码率Turbo码的结构及特性

构成高码率Ｔｕｒｂｏ码有删除法与多维法两种,讨论了删除法构成Ｔｏｒｂｏ码的交织器设计及删除短阵结构。通过分析两种方法构成Ｔｕｒｂｏ码的自由码距,得到了它们的误码率限,发现多维法构成的Ｔｕｒｂｏ码的性能上优于删除法构成的Ｔｕｒｂｏ码,但译码复杂度高、时延大。经比较发现,删除法构成Ｔｕｒｂｏ码能在性能与实现复杂度上取得较好折衷,是一种理论的高码率Ｔｕｒｂｏ码构成方案。     

不等保护喷泉码用于应答器报文编码的可行性研究

提出将具有不等差错保护特性数字喷泉码作为欧标高速铁路应答器报文编码方案.由于其不依赖重传、译码过程与编码符号到达译码端次序无关等特性非常适于应答器报文传输场景.针对欧标应答器报文长度特征,本文在不同码长条件下对基于权重的不等差错保护算法、拓展窗口喷泉码及复制窗口不等保护算法的性能进行对比分析,通过Matlab仿真得到3种算法在不同码长条件下的性能.验证采用基于喷泉码的不等差错保护方法作为铁路应答器长报文编码方案的可行性.     

计算机网络用复数旋转码的特性分析

为了方便于复数旋转码编码和译码,定义了旋转运算矩阵,阐明了它的一些主要特性。可以证明,一个用(p~2+p(d—1),p~2,d)表示的素数P阶复数旋转码具有最小码距d,它可以检出达p+1位错,或着纠正达(p+1)/2位错。其编码步骤和译码原则均十分简单,以致能够制造成一种检错纠错能力可调式编码译码两用装置。所得结果适合于计算机网络中分组报文交换用。     

准正交空时分组码的设计与性能分析

本文分析了现有的几种准正交空时分组码的结构,在此基础上提出了一种新的四天线准正交分组码编码方案,丰富了四天线准正交空时分组码的可用码字。仿真结果表明,在不增加译码复杂度的情况下,新的编码方案性能接近于TBH码和Jafarkhani码。比较了最大似然译码算法和最小均方误差译码算法,仿真结果表明,最小均方误差译码算法对新的准正交分组码具有较好的检测性能,译码复杂度降低。     

一种无短停止距离及短环的准循环LDPC码构造方法

短停止距离及短环的存在使准循环LDPC（QC-LDPC）码的BER性能比随机构造的LDPC码的性能差,然而现有的准循环LDPC（QC-LDPC）码设计方法并没有同时考虑消除短停止距离和短环.为此,本文给出构造准循环LDPC码无短停止距离（停止距离为2和3）和无短环（4环和6环）的充要条件,解决了构造任意长度无短停止距离且无短环的QC-LDPC码的设计问题,为系统分析法构造校验矩阵提供了理论依据.在有效消除了短停止距离和短环的同时,使QC-LDPC码具有较大的最小汉明距离.实验结果表明,在中短码和长码时按照本文所提出定理设计的QC-LDPC码具有明显优于随机构造的LDPC码性能,且无错误平层.     

Construction of rate-compatible (RC) low-density parity-check (LDPC) convolutional codes based on RC-LDPC block codes

In this paper, a family of rate-compatible (RC) low-density parity-check (LDPC) convolutional codes can be obtained from RC-LDPC block codes by graph extension method. The resulted RC-LDPC convolutional codes, which are derived by permuting the matrices of the corresponding RC-LDPC block codes, are systematic and have maximum encoding memory. Simulation results show that the proposed RC-LDPC convolutional codes with belief propagation (BP) decoding collectively offer a steady improvement on performance compared with the block counterparts over the binary-input additive white Gaussian noise channels (BI-AWGNCs).     

关于前缀码的一点注记

主要目的是研究前缀码,得到了前缀码与极大前缀码的若干特征.从而推广了Shyr的关于前缀码的结果     

高维仿射码

利用弱区组设计的方法，以Fp上的m维仿射几何G(m，P)的s维陪集为信息位，将每个元素对应的s维陪集族作为监督维线，构造了高维仿射码，并且分析了该码的码长、维数、极小码距和码率．高维仿射码是仿射流形码的推广。     

复数旋转码性能的研究

基于复数旋转码已有的研究结果,本文集中讨论了有关码字的一般性能,这些性能包括码重分布、覆盖半径、超限译码能力、检纠突发错误能力、检纠突发错误同时纠随机错能力。证明了复转码某些参数表达的简便性,以及组合设计码的优越性。     

Turbo码的距离特性及Viterbi译码方法

Ｔｕｒｂｏ码由递归系统卷积码（ＲＳＣ）并行级联而成,从ＲＳＣ码特有的距离特性和误码率限分析了Ｔｕｒｂｏ码的优异性能。根据码距特性提出了对角交织的优化交织法。在适当译码增益损失下,提出了Ｔｕｒｂｏ码译的Ｖｉｔｅｒｂｉ译码实现方法,并用此方法进行了计算机仿真,证明了结论的正确性。     

二次扩展复数旋转码及其对偶码

扩展复数旋转的基础上,提出了二次扩展复数旋转码及其对偶码的概念。就它们的特性作了初步的讨论,并给出了它们的生成矩阵的构造方式及主要参数。经过与扩展复数旋转码和其对偶码相比较,可以看出它们也是一类码率高、纠错能力强的差错控制码。